[发明专利]通过在设计编制期间替换用于执行除法的部件来改进系统操作的方法和设备在审
| 申请号： | 201710463605.8 | 申请日： | 2017-06-19 |
| 公开（公告）号： | CN107632816A | 公开（公告）日： | 2018-01-26 |
| 发明（设计）人： | S·格里波克 | 申请（专利权）人： | 阿尔特拉公司 |
| 主分类号： | G06F7/52 | 分类号： | G06F7/52 |
| 代理公司： | 永新专利商标代理有限公司72002 | 代理人： | 林金朝,王英 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于在目标装置上设计系统的方法包括识别网表中的执行除法运算的部件。在合成期间修改所述网表以利用其他部件通过执行乘法运算来计算所述除法运算的结果。 | ||
| 搜索关键词： | 通过 设计 编制 期间 替换 用于 执行 除法 部件 改进 系统 操作 方法 设备 | ||
【主权项】：
一种用于在目标装置上设计系统的方法，包括：识别所述系统中的根据所述系统的网表来执行除法运算的部件；以及在合成期间修改所述系统的所述网表以利用其他部件通过执行乘法运算来计算所述除法运算的结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司，未经阿尔特拉公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710463605.8/，转载请声明来源钻瓜专利网。
- 上一篇：直升机的电机倒装结构
- 下一篇：气压计组件及无人机
- 同类专利
- 乘法运算实现方法、装置、计算机存储介质及电子设备-201810118363.3
- 张永伟 - 成都鼎桥通信技术有限公司
- 2018-02-06 - 2019-08-13 - G06F7/52
- 本发明提供一种乘法运算实现方法、装置、计算机存储介质及电子设备，其中方法包括：获取第一乘数和第二乘数；将第一乘数拆分N个中间数之和，每个中间数均为2的k次方，N为正整数，k为整数；通过移位加法计算N个中间数分别与第二乘数相乘的N个中间结果，并计算N个中间结果之和；输出N个中间结果之和。本发明提供的一种乘法运算实现方法、装置、计算机存储介质及电子设备，提高了处理器进行大量乘法运算时的效率。
- 一种冗余编码的方法、装置、设备及计算机可读存储介质-201910033225.X
- 郭加楼 - 深圳市网心科技有限公司
- 2019-01-14 - 2019-05-14 - G06F7/52
- 本申请公开了一种冗余编码的方法，包括：在有限域空间内构造乘法表；接收输入的待编码数据；确定预设冗余编码算法对待编码数据的编码计算过程；利用乘法表对编码计算过程中的乘法运算进行查表运算，从而得到乘法运算的运算结果。本申请利用乘法表对编码计算过程中的乘法运算进行查表运算，从而得到乘法运算的运算结果，充分的利用有限域的乘法运算特点，将乘法运算转换成查表运算，大幅提升了冗余编码的效率，同时减少了对CPU资源的消耗，使得在计算资源有限的设备上也能进行冗余编码。本申请同时还提供了一种冗余编码的系统、设备及计算机可读存储介质，具有上述有益效果。
- 用于执行实部的乘法与加法-减法的装置和方法-201810996131.8
- V·马杜里;E·乌尔德-阿迈德-瓦尔;M·查尼;R·凡伦天;J·考博尔;B·杨 - 英特尔公司
- 2018-08-29 - 2019-04-05 - G06F7/52
- 示例方法包括：将第一源寄存器中的紧缩N位实数据元素与第二源寄存器中的紧缩M位实数据元素相乘；将第一源寄存器中的紧缩N位虚数据元素与第二源寄存器中的紧缩M位虚数据元素相乘，以生成至少四个实乘积；从第二实乘积减去第一实乘积、从第四实乘积减去第三实乘积，以分别生成第一和第二临时结果；将第一临时结果加到第一紧缩N位数据元素、从第一紧缩N位数据元素减去第一临时结果、将第二临时结果加到第二紧缩N位数据元素、从第二紧缩N位数据元素减去第二临时结果，以分别生成第一至第四预缩放的结果；对第一至第四预缩放的结果进行缩放以分别生成第一至第四最终结果；将第一至第四最终结果存储在所指定的数据元素位置中。
- 用于复数与复数之间共轭乘法的设备和方法-201811130761.3
- V.马杜里;E.奥德-艾哈迈德-瓦尔;J.科巴尔;M.查尼;R.瓦伦丁;B.杨 - 英特尔公司
- 2018-09-27 - 2019-04-05 - G06F7/52
- 一种对复数的打包的实数和虚数分量做乘法的设备和方法。处理器包括:解码器；第一源寄存器；第二源寄存器；以及执行电路，执行电路包括:乘法器电路，选择第一源寄存器和第二源寄存器中的实数和虚数数据元素做乘法，以生成多个虚数乘积；加法器电路，将第一子集的多个虚数乘积相加并将第二子集的多个虚数乘积相减，以生成第一临时结果，并将第三子集的多个虚数乘积相加并且将第四子集的多个虚数乘积相减，以生成第二临时结果；累加电路，将第一临时结果与来自目的地寄存器的第一数据进行组合以生成第一最终结果，并将第二临时结果与来自目的地寄存器的第二数据进行组合以生成第二最终结果，并将第一最终结果和第二最终结果存储回目的地寄存器中。
- 一种基于心动模型的复合有限域乘法器-201610893706.4
- 易海博;聂哲 - 深圳职业技术学院
- 2016-10-13 - 2019-04-02 - G06F7/52
- 本发明提出一种基于心动模型的复合有限域乘法装置，包括：输入端口，用于输入复合有限域的运算数、复合有限域的子域上选定的既约多项式、复合有限域上选定的既约多项式以及时钟信号；复合有限域乘法器，用于执行所述运算数在复合有限域上的乘法；子域乘法器及子域加法器，分别供复合有限域乘法器调用以执行所述运算数在子域上的乘法及加法；控制器，信号连接输入端口和复合有限域乘法器以控制复合有限域乘法器；以及输出端口，信号连接控制器以输出复合有限域乘法器所执行的乘法的运算结果。本发明采用基于心动模型的方法进行复合有限域的乘法，在进行复合有限域上的乘法方面相对于现有乘法器有着明显的速度优势，可广泛用于数学和工程领域。
- 一种针对乘累加运算的处理方法及装置-201510331183.X
- 汪涛;张广飞;蔡卫光 - 华为技术有限公司
- 2015-06-15 - 2019-03-08 - G06F7/52
- 本发明公开了一种针对乘累加运算的处理方法及装置，用以解决现有技术中存在的数据处理效率低、计算机功耗高的问题，该方法为：为读取的每个乘累加指令分配寄存器标识，在对每个乘累加指令处理得到加操作数后，将该加操作数、为该乘累加指令分配的寄存器标识作为二元组进行缓存，读取一个二元组作为基准二元组，其包含的加操作数作为第一加操作数，并读取关联二元组，其包含的加操作数作为第二加操作数，或读取基准二元组包含的寄存器标识对应的寄存器中的数据作为第二加操作数，基于第一加操作数、第二加操作数，生成加计算结果，并将加计算结果存储于第二加操作数来源处。这样，提高了计算并行度、数据吞吐量及数据处理效率，降低了计算机功耗。
- 一种除法器和求商和余数的方法-201510418342.X
- 戢庆菁;黄海;陈琦;杨银昌;张兴明 - 浙江大华技术股份有限公司
- 2015-07-16 - 2019-02-12 - G06F7/52
- 本发明涉及数字信号处理领域，特别涉及一种除法器和求商和余数的方法，用以解决目前的除法器电路复杂的问题，其中，该除法器包括：至少一个用于通过预设除数对应的余数查找表查找第一余数的余数查找器、用于得到第一余数运算结果的余数生成器、至少一个用于通过预设除数对应的商查找表查找第一商的商查找器、用于得到第一商运算结果的商生成器以及用于得到并输出二进制数对应的商和余数的第一运算结果输出器。这种技术方案由于能够通过预设除数对应的余数查找表、商查找表以及第一余数运算结果查找表实现除法的运算，因此降低了电路的复杂性。
- 一种基于RS码的有限域乘法器-201610541909.7
- 谢雪松;晋亚州;张小玲 - 北京工业大学
- 2016-07-10 - 2019-01-11 - G06F7/52
- 本发明提供了一种基于RS码的有限域乘法器，由两部分运算组成，首先是普通的多项式乘法，得到结果是一个最高阶数为2m‑2的多项式，其中，m表示两个有限域乘数的位宽，其次将这个乘积多项式对本原多项式p(x)进行取模运算，所得到的余式系数就是有限域乘法的最终结果。本发明创新地提出了一种有限域乘法器的两步实现法，其中第二步的取模计算电路由结构相同的子层构成，结构规整，易于扩展，适合工程实现，通过调节取模电路架构里的子层使得可以实现任意位宽的有限域乘法器，尤其适用于差错控制码领域如RS码的应用，可满足通信系统中VLSI设计易于实现的急切需求。
- 用于神经网络的运算装置、芯片、设备及相关方法-201780013391.2
- 韩峰;李鹏;谷骞 - 深圳市大疆创新科技有限公司
- 2017-11-30 - 2018-10-23 - G06F7/52
- 提供一种用于神经网络的运算装置、芯片与设备，所述运算装置包括：控制单元与乘累加单元组，该乘累加单元组包括滤波器寄存器与多个计算单元，该滤波器寄存器与该多个计算单元连接；该控制单元用于，生成控制信息，并向该计算单元发送该控制信息；该滤波器寄存器用于，缓存待进行乘累加运算的滤波器权重值；该计算单元用于，缓存待进行乘累加运算的输入特征值，根据接收的该控制信息对该滤波器权重值与该输入特征值进行乘累加运算。通过一个控制单元控制所有的计算单元，可以降低控制单元的设计复杂度；通过多个计算单元共用一个滤波器寄存器，可以减少所需的缓存大小。
- 一种用于椭圆密码器的乘法器处理单元及乘法器-201410414896.8
- 潘正祥;杨春生;李秋莹;闫立军;蔡正富 - 哈尔滨工业大学深圳研究生院;艾美特电器（深圳）有限公司
- 2014-08-20 - 2018-09-18 - G06F7/52
- 本发明涉及一种用于椭圆密码器的乘法器处理单元PE，包括计算单元、输入端Bin、输入端Cin、输入端Xin、输出端Bout、输出端Cout及输出端Xout，所述输入端Bin、输入端Cin及输入端Xin分别输入计算单元，经过计算处理后自所述计算单元的所述输出端Bout、输出端Cout及输出端Xout输出，所述计算单元中Bin、Xin进行循环左移d位，其循环左移d位为：Bout＝Bin＜＜d，Xout＝Xin＜＜d，计算单元中Bin、Xin的运算值与Cin进行循环右移d位相加，其公式为：Cout＝Cin>>d+L(Bin，Xin)，其中，Cin是上一个处理单元PE的结果，对于第一个处理单元PECin初始为零，Cout是处理单元PE计算输出乘积的结果，作为下一个处理单元PE的输入，d表示为数位长度，k表示为分的段数，L为运算标识。通过在计算时进行移位处理和J函数的计算，使得处理单元运算速度快，计算复杂度低，使得密码器的性能提高。
- 基于FPGA的通用矩阵定点乘法器及其计算方法-201410821542.5
- 徐云雯;李德伟;陈逸飞;俞翌莹 - 上海交通大学
- 2014-12-22 - 2018-07-31 - G06F7/52
- 一种在FPGA芯片上使用的通用矩阵定点乘法器，其内部结构由控制模块、转换模块、运算模块和存储模块四个部分组成。控制模块根据待运算矩阵的维数生成控制信号。转换模块负责在运算过程中进行定点数与浮点数的转换。运算模块从存储模块和转换模块中读入运算数据，进行定点乘法和定点累加运算，并将结果存入存储模块中。存储模块用于缓存待运算矩阵数据和结果矩阵数据，并提供与总线信号兼容的接口，允许总线上其它部件访问。本发明充分利用硬件中定点计算效率高的特点，采用一种独特的运算结构，实现数据的边转换边运算来提高总体运算速度，可同时使用多个矩阵定点乘法器并行计算，因此，可支持任意维数矩阵的定点乘法运算，同时保证很高的计算效率。与用浮点数进行矩阵乘法相比，计算效率有很大提高。
- 乘累加器-201310270210.8
- 张庆学;赵长虹 - 华为技术有限公司
- 2013-06-29 - 2018-03-06 - G06F7/52
- 本发明提供一种乘累加器。该乘累加器包括M级运算元素列，其中，第1级运算元素列中包括N个乘法器，第2至第M级运算元素列中的运算元素均为加法器，任一所述乘法器或所述加法器连接有寄存器，其中，与第一加法器连接的寄存器为乒乓寄存器，第一加法器为加法器中的至少一个加法器，乒乓寄存器用于存储所述第一加法器在至少两个运算时刻分别输出的相加结果，并将所述相加结果在对应的运算时刻分别输出给后一级运算元素列的加法器或作为所述乘累加器的运算结果输出。本发明提供的乘累加器解决现有技术乘累加器在多维数据随机出现时效率低的问题，从而提高运算效率。
- 通过在设计编制期间替换用于执行除法的部件来改进系统操作的方法和设备-201710463605.8
- S·格里波克 - 阿尔特拉公司
- 2017-06-19 - 2018-01-26 - G06F7/52
- 一种用于在目标装置上设计系统的方法包括识别网表中的执行除法运算的部件。在合成期间修改所述网表以利用其他部件通过执行乘法运算来计算所述除法运算的结果。
- 高性能除法及根计算单元-201680022871.0
- 迈克尔·托马斯·迪布里诺;肯尼思·艾伦·多克瑟尔;帕蒂克·苏尼尔·拉尔 - 高通股份有限公司
- 2016-03-28 - 2018-01-09 - G06F7/52
- 系统及方法涉及除法/根计算单元。根据关于除法/根计算的斯维尼、罗伯森及托赫尔SRT算法的查找表存储在存储器中。与对应于除数/根估计的所选择列有关的信息存储在高速存储器中。使用所高速缓存的信息来迭代地执行除法/根计算以改进存取时间且减少在每次迭代时存取所述整个查找表的等待时间。在每一迭代中，基于当前部分余数从所述高速缓存信息确定商/根，且基于所述商/根、所述除数/根估计以及所述当前部分余数而产生下一部分余数。
- 一种实现伽罗瓦域乘法的装置及其应用方法-201410781737.1
- 王媛;马强;胡孔阳;刘小明;龚晓华;万晓佳 - 中国电子科技集团公司第三十八研究所
- 2014-12-16 - 2017-09-19 - G06F7/52
- 本发明公开了一种实现伽罗瓦域乘法的装置及其应用方法。该装置包括都采用选择器、乘法器、异或电路组成的选择前段模块、选择组件模块和选择后段模块。因此，本发明电路简洁鲜明、方便管理和优化，降低硬件实现以及电路开发的复杂性，达到了无需额外复杂电路同时提高性能的目的，同时减少存储消耗，在增加了处理效率同时降低了处理时间，减少了操作次数。选择前段模块包括选择器、乘法器和异或电路，根据被乘数、选择乘数、伽罗瓦系数得选择前段输出。选择组件模块包括选择器、乘法器和异或电路，根据选择前段输出、乘数、伽罗瓦系数得选择组件输出。选择后段模块包括选择器和异或电路，根据选择组件输出、乘数得伽罗瓦域乘的输出结果。
- GPDSP中SIMD结构浮点除法的实现方法及装置-201410227801.1
- 陈书明;邓子椰;雷元武;彭元喜;万江华;郭阳 - 中国人民解放军国防科学技术大学
- 2014-05-27 - 2017-07-18 - G06F7/52
- 本发明公开一种GPDSP中SIMD结构浮点除法的实现方法及装置，该方法步骤为1)输入两个双精度浮点数据或两组并行的SIMD双单精度浮点数据，采用SRT算法进行除法迭代计算并通过一级或截断为多级执行，每级执行多次迭代计算，其中每级的迭代计算次数小于或等于GPDSP的最大指令周期；2)根据数据类型及迭代计算所执行的级数对商的尾数进行规格化，进行组合后得到最终的商结果；该装置包括与方法对应的迭代计算模块和规格化处理模块。本发明能够在同一硬件上实现双精度以及SIMD双单精度浮点的除法，且具有实现方法简单、应用灵活、硬件开销小、执行周期少、延迟小同时除法执行效率高的优点。
- 一种复数除减运算速度比较与显示装置-201621391859.0
- 张静 - 榆林学院
- 2016-12-19 - 2017-07-11 - G06F7/52
- 一种复数除减运算速度比较与显示装置,它具有对电路进行控制的控制器电路；报警电路，该电路的输入端接控制器电路的输出端；FPGA电路，该电路的输入端接控制器电路的输出端；显示电路，该电路的输入端接FPGA电路的输出端；该装置设计合理、控制简单、外围元件少，直观地看出复数除减运算速度快慢，可应用于运算复数运算及速度优化装置。
- 一种基于二叉树结构的有限域乘法器-201710095996.2
- 易海博;聂哲 - 深圳职业技术学院
- 2017-02-22 - 2017-06-30 - G06F7/52
- 本发明提供一种基于二叉树结构的有限域乘法器，包括输入端口，用于输入有限域的运算数和运算数；输出端口，用于输出运算数和运算数的乘法结果；以及，二叉树结构，用于执行运算数和运算数的乘法运算；其中，二叉树结构包括层，从上至下，第一层至第层包括左二叉树和右二叉树，最下面一层为第层；第层的每个节点与第层的三个节点相连。本发明通过二叉树的结构实现了有限域的乘法运算，结构简单，且在计算的乘法运算中相对于现有的有限域乘法器有着明显的速度优势，可以广泛运用于各种工程领域。
- 一种可重构的快速并行乘法器-201410152508.3
- 潘正祥;杨春生;李瑶;李秋莹;闫立军;蔡正富 - 哈尔滨工业大学深圳研究生院;艾美特电器（深圳）有限公司
- 2014-04-16 - 2017-06-06 - G06F7/52
- 本发明提出了一种可重构的快速并行乘法器，包括控制单元、暂存器、可重构分解操作数生成电路、次级字多项式乘法器、次数调整电路和最终多项式重构FPR电路；其中，控制单元输出控制向量S0、S1、S2；控制向量S0、S1用于控制两个可重构分解操作数生成电路以相同的方法分别产生和；所述次级字多项式乘法器用于产生；控制向量S2用于所述控制次数调整电路产生D存储于暂存器中，i=0,1,…,5；所述FPR电路用于产生最终结果C。本发明提出的可扩展乘法器与现存结构相比显著地减少了计算时间，面积，面积时间延迟积（ADP）和功耗。分析结果为在资源受限的嵌入式系统和智能手机上实行配对算法和椭圆曲线数字签名算法提供了一个有价值的参考。
- 电机控制算法精度提升方法-201611178384.1
- 唐婷婷 - 四川长虹电器股份有限公司
- 2016-12-19 - 2017-04-26 - G06F7/52
- 本发明涉及电机技术。本发明是要解决现有在电机控制算法中，不带浮点运算的芯片在转换计算中会舍去后面的小数部分的问题，提供了一种电机控制算法精度提升方法，其技术方案可概括为若需要计算A＝B*C，其中，C＝V*X/Y，且C不为整数，B为整数，在芯片中预置函数f(K,G)＝K*G/Y，则令C＝m+n，其中，m为C的整数部分，而n为C的小数部分，然后芯片计算m＝V*X/Y，再计算Z＝(V‑Y*m/X‑f(m,D))*X，最后计算A＝B*m+f(B,Z)。本发明的有益效果是，使电机控制更为精确，适用于电机控制。
- 一种改进型部分并行架构乘法器及其处理方法-201410319001.2
- 张萌;李保申;闫成刚 - 东南大学
- 2014-07-04 - 2017-04-05 - G06F7/52
- 本发明公开了一种改进型部分并行架构乘法器及其处理方法，属于数字信号与系统技术领域，包括外部模块、第一选择开关、控制模块、部分积运算模块以及第一、第二、第三移位寄存器组；所述部分积运算模块包括第二、第三选择开关、高位加法器组和低位加法器组，部分积运算模块并行完成各阶段部分积的运算并将结果通过移位寄存器组保存，控制模块产生其他各模块的工作使能信号、各阶段相应模块的操作数选择信号以及输出使能信号，选择开关根据控制信号选取相应操作数送入移位寄存器组中完成移位操作。通过对加法器的复用，可以大大降低加法器寄存器数量，从而节省硬件资源。同时，在进行乘法运算时，采用了分级处理的方式，各级运算并行执行，降低了整体电路的运算延时。
- 系数推进乘法累积单元-201110443636.X
- A.门克霍夫 - 英特尔德国有限责任公司
- 2011-12-27 - 2016-11-30 - G06F7/52
- 本发明涉及一种系数推进乘法累积单元。为了减少MAC单元的面积和功耗，本公开的某些方面涉及具有反馈路径的MAC单元，反馈路径具有布置于其上的算术元件。经常控制算术元件从而限制在数据路径中需要的位数，从而限制MAC单元所需的功率和面积。
- GPDSP共享乘法器结构的定点浮点运算部件-201510725430.4
- 雷元武;彭元喜;韩珊珊;陈书明;刘宗林;田甜;胡封林;刘祥远;刘仲;陈海燕;王耀华;陈虎;马胜;孙书为;许邦建 - 中国人民解放军国防科学技术大学
- 2015-10-29 - 2016-05-25 - G06F7/52
- 本发明公开了一种GPDSP共享乘法器结构的定点浮点运算部件，包括：浮点乘加单元，用于支持双精度浮点操作和SIMD结构双单精度浮点乘法、乘加、乘减和复数乘法操作；定点乘加单元，用于支持64位有符号或无符号定点乘法操作和SIMD结构的双32位有符号或无符号定点乘法操作；64位定点乘法器，通过复用同一个乘法器的结构，将浮点尾数乘法视作无符号定点乘法进行运算。本发明具有能够提高硬件利用率、减少芯片面积等优点。
- GPDSP中支持浮点除法的标量运算单元结构-201510718454.7
- 彭元喜;雷元武;彭浩;陈书明;郭阳;刘祥远;田甜;徐恩;胡封林;刘仲;孙永节;陈虎;刘胜;王耀华;吴虎成 - 中国人民解放军国防科学技术大学
- 2015-10-29 - 2016-02-17 - G06F7/52
- 本发明公开了一种GPDSP中支持浮点除法的标量运算单元结构，其包括作为标量运算部件的第一部件SMAC1、第二部件SMAC2和第三部件SIEU，用于支持标量基础运算；每个所述标量运算部件对应VLIW执行包中的一条标量指令。本发明具有指令执行周期少、延迟小、结构简单、可行性好等优点。
- 用于计算被除数和除数的除法的结果值的方法和设备-201510015444.7
- A.乌尔 - 罗伯特·博世有限公司
- 2015-01-13 - 2015-07-15 - G06F7/52
- 本发明涉及用于计算被除数（X）和除数（D）的除法的结果值（Q）的方法（400）和设备。该方法包括将商值（Q0，Qi）设定（410）到初始值（0）上并且将余数值（r0，ri）设定到与被除数（X）相关的初始值（X）上的步骤。此外，该方法包括利用余数值（r0，ri）和除数（D）以及利用至少一个对数函数确定（420）除法值的步骤。该方法还包括利用商值（Q0，Qi）和除法值形成（430）改变的商值（Q1，Qi+1）和改变的余数值（r1，ri+1）的步骤。最后，该方法包括当改变的余数值（r1，ri+1）与除数（D）处于预先确定的关系时，根据改变的商值（Q1，Qi+1）算出（440）结果值（Q）的步骤。
- 一种基于进位保留加法器的基数-16定点除法器-201510118381.8
- 陈继承;张闯;王洪伟;倪璠;唐士斌;赵雅倩;史宏志 - 浪潮集团有限公司
- 2015-03-18 - 2015-06-10 - G06F7/52
- 本发明公开一种基于进位保留加法器的基数-16定点除法器，属于计算机数字技术领域；包括检测-移位模块，商循环产生模块，商转换模块，商/余数调整模块，执行控制模块；本发明的运算处理方法通过检测-移位模块接受数据并进行规整左移；接收规整后的数据，用于循环操作，循环迭代产生冗余数据；接收商循环产生模块所产生的冗余形式商值，采用进位保留格式转换成标准二进制补码形式；再根据RNS算法对商结果和余数结果进行符号的同号调整，并调整商；最后实现运算后右移相应位数，结果放入计数器中，记录循环执行次数；本发明产生一位商值的路径延时大大缩短，并且除法器设置相对简单，一次循环运算可以产生四位商值，提高了运行效率。
- 一种基于查表操作的高速浮点除法部件装置-201510081089.3
- 邹晓峰;童元满;李仁刚;李拓;刘金广;李国川 - 浪潮电子信息产业股份有限公司
- 2015-02-15 - 2015-05-13 - G06F7/52
- 本发明提供一种基于查表操作的高速浮点除法部件装置，涉及计算技术领域，本发明包括：（1）12位复用定点加法器；（2）12位定点加法器；（3）倒数查找表；（4）平方根倒数查找表；（5）指数生成逻辑；（6）尾数生成逻辑；基于单独的逻辑设计，并加入了SIMD操作，大大提高了信号处理中浮点求倒数（除法）和求平方根倒数的计算速度。
- 利用定点乘法器进行级联乘累加运算的装置和方法-201410543121.0
- 闫鑫;杨靓;冯春阳;周泉;高向强 - 中国航天科技集团公司第九研究院第七七一研究所
- 2014-10-14 - 2015-03-11 - G06F7/52
- 本发明提供了一种利用定点乘法器进行级联乘累加运算的装置和方法，将所述32位有符号定点乘法器内部划分为4个17位有符号定点乘法器，通过译码单元产生的使能信号控制17位有符号定点乘法器输入操作数，32位有符号定点乘法器能够执行定乘法计算和级联乘累加中乘法运算部分；将所述32位有符号定点乘法器与匹配乘累加单元按照一定规则组织成阵列形式，能够很好地实现级联乘累加运算。本发明提高了灵活性，节约了硬件资源，而且能够很好地实现大量数据的并行和流水计算，获得更好的实时性能和资源利用率。
- 一种乘除法器-201420548842.6
- 严伟;杨维;张文荣;陆健;王成;王鹏;沈骅 - 上海晟矽微电子股份有限公司;北京大学软件与微电子学院无锡产学研合作教育基地
- 2014-09-23 - 2015-02-04 - G06F7/52
- 本实用新型公开一种乘除法器，用于实现任意位数无符号或有符号数除法运算和任意位数的无符号乘法运算，该乘除法器包括：一数据预处理器，该数据预处理器与一第一、第二操作数、一乘除法运算选择信号以及一除法模式选择信号连接，根据该一乘除法运算选择信号以及一除法模式选择信号对该第一、第二操作数进行处理；一迭代运算单元用于根据该乘除法运算选择信号，进行余数补零及除数移位，或者进行乘数移位及被乘数扩展；一除法运算单元，用于生成一两位商和一余数；一乘法运算单元，用于生成一乘积结果；一运算控制计数器，用于控制该迭代运算单元的运算位数；一结果寄存器，用于存放该商、余数和/或乘积结果。
- 专利分类
