[发明专利]三维电路及其制造方法

摘要

本发明公开了一种三维电路及其制造方法。多层电路(例如，3D存储器阵列)具有一组围绕配置在多层区域的周边的接触区域，其中联机形成至在W个层中的电路元件。各接触区域具有多个在其上具有着陆区的梯级，其包括在多达M个层上的梯级，其中M可远小于W。接触区域的组合在全部W个层上提供着陆区，在组合中的各接触区域具有在W个层的不同子集上的着陆区。一种装置的形成方法，使用刻蚀‑修整工艺以在全部接触区域中形成M个层，且在一些接触区域中使用一次或多次的非等向性刻蚀。

主权项

一种三维电路，其特征在于，包括：多层电路，具有配置在一组包括W个构件的层L(i)中的电路元件，其中i从1至W，该多层电路包括具有周边和一组包括N个构件的接触区域的多层区域，该组接触区域中的这些接触区域围绕配置于该多层区域的该周边；以及该组接触区域中的各接触区域包括在该多层电路的多达M个层中的电路元件上的着陆区，其中这些接触区域的第一子集包括在最上层L(i)上的着陆区，其中i从W‑M+1至W，且这些接触区域的第二子集包括在层L(i)上的着陆区，其中i从W‑M+1‑S1至W‑S1，S1为第一次阶段掩模刻蚀的层数。