[发明专利]一种基于体硅的SOI FinFET的制作方法有效
申请号: | 201611123442.0 | 申请日: | 2016-12-08 |
公开(公告)号: | CN106653608B | 公开(公告)日: | 2019-06-21 |
发明(设计)人: | 许静;闫江;陈邦民;唐波;王红丽;唐兆云 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/10 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 王宝筠 |
地址: | 100029 北京市朝阳*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请提供一种基于体硅的SOI FinFET的制作方法,在外延锗硅层时,所述锗硅层上带有开口,使得锗硅层在开口处断开,后续外延Fin结构层时,以Fin结构层材料填充该部分,在后续刻蚀去除锗硅层时,由于锗硅层的刻蚀速率远远大于Fin结构层的刻蚀速率,开口处的Fin结构层可以作为锗硅层的刻蚀停止层,从而使得开口处的Fin结构层的尺寸由开口的尺寸决定,进而使得开口处的Fin结构层尺寸容易控制,也即后续形成隐埋氧化层的尺寸较容易控制,避免了因隐埋氧化层的尺寸过小出现Fin容易倾倒或因隐埋氧化层的尺寸过大,氧化不完整,未被全部氧化的问题,进而提高了基于体硅的SOIFinFET器件的性能。 | ||
搜索关键词: | 一种 基于 soifinfet 制作方法 | ||
【主权项】:
1.一种基于体硅的SOI FinFET的制作方法,其特征在于,包括:提供半导体衬底;在所述半导体衬底表面外延带有开口的锗硅层,所述开口将所述锗硅层断开为两部分;在所述锗硅层上外延Fin结构层,使得所述开口被所述Fin结构层材料填充;刻蚀去除所述开口两侧的部分所述半导体衬底、部分所述锗硅层和部分所述Fin结构层,保留所述开口上及所述开口两侧的部分Fin结构层,使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面,形成鳍;氧化所述开口处的Fin结构层,形成隐埋氧化层;在所述半导体衬底表面形成隔离层,所述隔离层背离所述半导体衬底的表面高于所述隐埋氧化层背离所述半导体衬底的表面;在所述鳍上制作栅极,形成基于体硅的SOI FinFET结构;其中,所述Fin结构层的刻蚀速率小于所述锗硅层的刻蚀速率。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201611123442.0/,转载请声明来源钻瓜专利网。
- 上一篇:润滑油包装桶(圣保路4L)
- 下一篇:润滑油包装桶(圣保路新4L)
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造