[发明专利]具有神经存储器与神经处理单元与定序器的神经网络单元

摘要

N个处理单元构成的阵列。各个处理单元包括累加器、算术单元、权重输入与多任务缓存器。算术单元对第一、第二与第三输入执行运算产生结果储存至累加器。第一输入接收累加器输出。第二输入接收权重输入。多任务缓存器具有第一与第二数据输入、输出与控制输入。此输出由第三输入与相邻处理单元多任务缓存器的第二数据输入接收。控制输入选定第二数据输入时，多任务缓存器如同一N文字旋转器运作。第一/第二存储器分别装载W列/D列的N个权重/数据文字并其提供至相对应权重输入/多任务缓存器第一数据输入。定序器控制多任务器与存储器。

主权项

1.一种神经网络装置，其特征在于，包括：一个由N个处理单元(PU)构成的处理单元阵列，各该处理单元包括：一累加器，具有一输出；一算术单元，具有第一，第二与第三输入，并对其执行一运算以产生一结果储存于该累加器，该第一输入接收该累加器的该输出，该第二输入接收一权重输入；以及一多任务缓存器，具有第一与第二数据输入、一输出与一控制输入，该输出由该第三输入接收至该算术单元，该控制输入控制对于该第一与第二数据输入的选择；其中，该多任务缓存器的该输出并由一相邻处理单元的该多任务缓存器的该第二数据输入所接收，当该控制输入选定该第二数据输入时，该N个处理单元的该些多任务缓存器集体运作如同一N个文字的旋转器；一第一存储器，装载W列的N个权重文字，并将该W列的其中一列的该N个权重文字提供至该处理单元阵列的该N个处理单元的相对应的该权重输入，该第一存储器并具有一第一地址输入以指定该W列中的一列；一第二存储器，装载D列的N个数据文字，并将该D列的其中一列的该N个数据文字提供至该处理单元阵列的该N个处理单元的该多任务缓存器的相对应的该第一数据输入，该第二存储器并具有一第二地址输入以指定该D列中的一列；以及一定序器，产生一控制信号提供至该N个处理单元的该多任务缓存器的该控制输入，并且产生第一与第二地址分别提供至该第一与该第二地址输入。