[发明专利]半导体结构的形成方法

摘要

一种半导体结构的形成方法，包括：提供半导体衬底；形成若干鳍部，鳍部顶部具有掩膜层，相邻鳍部之间具有第一凹槽和第二凹槽；在第一凹槽和第二凹槽内形成隔离层；去除掩膜层，形成覆盖隔离层和鳍部的第一介质层、第二介质层；在第二介质层表面形成具有开口的图形化掩膜层；沿开口对第二介质层进行离子注入；去除图形化掩膜层，进行退火处理，在第二介质层内形成刻蚀速率小于第二介质层刻蚀速率的掺杂层；去除第二介质层以及部分厚度的掺杂层；刻蚀第一介质层，保留部分厚度的第一介质层；刻蚀隔离层，使第二凹槽以外的隔离层的高度下降。所述方法形成未被回刻蚀的隔离层，在所述未刻蚀的隔离层表面形成伪栅极，可以提高待形成的晶体管的性能。

主权项

1.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底；刻蚀所述半导体衬底形成若干鳍部，所述鳍部顶部具有掩膜层，相邻鳍部之间具有沿鳍部长度方向排列的第一凹槽和垂直鳍部长度方向排列的第二凹槽，所述第一凹槽和第二凹槽相交；在所述第一凹槽和第二凹槽内形成隔离层，所述隔离层的表面低于掩膜层表面，暴露出掩膜层的侧壁；去除所述掩膜层后，形成覆盖所述隔离层和鳍部的第一介质层以及位于第一介质层表面的第二介质层；在所述第二介质层表面形成具有开口的图形化掩膜层，所述开口暴露出第二凹槽上方的第二介质层表面；沿所述开口对所述第二介质层进行离子注入；去除所述图形化掩膜层，并进行退火处理，激活注入离子，在第二介质层内形成位于第二凹槽上方的掺杂层，所述掺杂层的刻蚀速率小于第二介质层的刻蚀速率；去除所述第二介质层以及部分厚度的掺杂层；以剩余掺杂层为掩膜刻蚀第一介质层，去除位于掺杂层两侧的第一介质层、掺杂层，保留第二凹槽上方部分厚度的第一介质层；以剩余的部分厚度的所述第一介质层为掩膜，刻蚀隔离层，使位于第二凹槽以外的隔离层的高度下降。