[发明专利]形成用于半导体元件目标图案的方法及图案化基板的方法有效

专利信息
申请号: 201510860885.7 申请日: 2015-11-30
公开(公告)号: CN106158597B 公开(公告)日: 2018-12-25
发明(设计)人: 曾晋沅;洪继正;陈俊光;罗冠昕;刘如淦;高蔡胜;林纬良 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L21/027 分类号: H01L21/027
代理公司: 北京律诚同业知识产权代理有限公司 11006 代理人: 徐金国
地址: 中国台湾新竹市*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明揭示的内容为使用多重定向自组装(directed self‑assembly,DSA)图案化工艺形成用于半导体元件的目标图案的一种方法。方法包括接收基板,及通过执行包括第一DSA工艺的工艺在基板上形成导引图案。方法进一步包括使用导引图案在基板上方执行第二DSA工艺。在一实施例中,第一DSA工艺控制第一方向上密集图案的第一间距,第二DSA工艺控制在第二方向上密集图案的第二间距。因为导引图案是由包含DSA工艺的工艺所形成,可精确地控制导引图案的临界尺寸。此外,由第二DSA工艺所产生的最终图案可具有密集间距,且尺寸及形状更均匀。
搜索关键词: 形成 用于 半导体 元件 目标 图案 方法
【主权项】:
1.一种形成用于一半导体元件的一目标图案的方法,其特征在于,该方法包含:在一基板上形成一第一层;在该第一层上形成一第二层;图案化该第二层,进而在该第二层中形成多个第一沟道;通过执行包括一第一定向自组装工艺的一工艺在该些第一沟道中形成一第一共聚物层,该第一共聚物层包括一第一成分聚合物及一第二成分聚合物;选择性地从该第一共聚物层移除该第一成分聚合物,导致在第一共聚物层中形成多个第二沟道;经由该些第二沟道蚀刻该第一层,进而在该第一层中形成多个第三沟道;其后移除该第二层及该第一共聚物层;以及使用该些第三沟道在该基板上执行一第二定向自组装工艺。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510860885.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top