[发明专利]形成用于半导体元件目标图案的方法及图案化基板的方法有效
申请号: | 201510860885.7 | 申请日: | 2015-11-30 |
公开(公告)号: | CN106158597B | 公开(公告)日: | 2018-12-25 |
发明(设计)人: | 曾晋沅;洪继正;陈俊光;罗冠昕;刘如淦;高蔡胜;林纬良 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 徐金国 |
地址: | 中国台湾新竹市*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明揭示的内容为使用多重定向自组装(directed self‑assembly,DSA)图案化工艺形成用于半导体元件的目标图案的一种方法。方法包括接收基板,及通过执行包括第一DSA工艺的工艺在基板上形成导引图案。方法进一步包括使用导引图案在基板上方执行第二DSA工艺。在一实施例中,第一DSA工艺控制第一方向上密集图案的第一间距,第二DSA工艺控制在第二方向上密集图案的第二间距。因为导引图案是由包含DSA工艺的工艺所形成,可精确地控制导引图案的临界尺寸。此外,由第二DSA工艺所产生的最终图案可具有密集间距,且尺寸及形状更均匀。 | ||
搜索关键词: | 形成 用于 半导体 元件 目标 图案 方法 | ||
【主权项】:
1.一种形成用于一半导体元件的一目标图案的方法,其特征在于,该方法包含:在一基板上形成一第一层;在该第一层上形成一第二层;图案化该第二层,进而在该第二层中形成多个第一沟道;通过执行包括一第一定向自组装工艺的一工艺在该些第一沟道中形成一第一共聚物层,该第一共聚物层包括一第一成分聚合物及一第二成分聚合物;选择性地从该第一共聚物层移除该第一成分聚合物,导致在第一共聚物层中形成多个第二沟道;经由该些第二沟道蚀刻该第一层,进而在该第一层中形成多个第三沟道;其后移除该第二层及该第一共聚物层;以及使用该些第三沟道在该基板上执行一第二定向自组装工艺。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510860885.7/,转载请声明来源钻瓜专利网。
- 上一篇:一种高效的药瓶清洗装置
- 下一篇:一种可移动式能源站装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造