[发明专利]用于叠层集成电路的双面互连CMOS有效
| 申请号： | 201510373346.0 | 申请日： | 2011-04-06 |
| 公开（公告）号： | CN104882441B | 公开（公告）日： | 2018-10-02 |
| 发明（设计）人： | A·钱德雷萨卡兰;B·亨德森 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H01L25/18 | 分类号： | H01L25/18;H01L25/065;H01L23/00;H01L23/48;H01L23/525 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 李小芳 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了用于叠层集成电路的双面互连CMOS。叠层集成电路(IC)可以将第二层晶片联结到双面的第一层晶片的方式来制造。该双面的第一层晶片包括该晶片正面和反面上的后端制程(BEOL)层。第一层晶片内的延伸触点连接正面和反面BEOL层。延伸触点延伸穿过第一层晶片的结。第二层晶片通过该延伸触点耦合到第一层晶片的正面。附加触点将第一层晶片内的器件耦合到正面BEOL层。在叠层IC中使用双面晶片时，可降低该叠层IC的高度。叠层IC可包括功能等同的各晶片或功能不同的各晶片。 | ||
| 搜索关键词： | 用于 集成电路 双面 互连 cmos | ||
【主权项】：
1.一种集成电路，包括：第一层；延伸穿过所述第一层中的结的第一延伸触点，所述第一延伸触点被配置成提供通过所述第一层的电连接性，其中所述结包括所述第一层的源区和漏区中的至少一个；以及所述第一层的第一面上的第一后端制程层，所述第一后端制程层包括耦合至所述第一延伸触点的金属层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510373346.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
