[发明专利]用于叠层集成电路的双面互连CMOS有效
申请号: | 201510373346.0 | 申请日: | 2011-04-06 |
公开(公告)号: | CN104882441B | 公开(公告)日: | 2018-10-02 |
发明(设计)人: | A·钱德雷萨卡兰;B·亨德森 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H01L25/18 | 分类号: | H01L25/18;H01L25/065;H01L23/00;H01L23/48;H01L23/525 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 李小芳 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 集成电路 双面 互连 cmos | ||
1.一种集成电路,包括:
第一层;
延伸穿过所述第一层中的结的第一延伸触点,所述第一延伸触点被配置成提供通过所述第一层的电连接性,其中所述结包括所述第一层的源区和漏区中的至少一个;以及
所述第一层的第一面上的第一后端制程层,所述第一后端制程层包括耦合至所述第一延伸触点的金属层。
2.如权利要求1所述的集成电路,其特征在于,进一步包括:
所述第一层的第二面上的第二后端制程层,所述第二后端制程层通过所述第一延伸触点耦合到所述第一后端制程层。
3.如权利要求2所述的集成电路,其特征在于,进一步包括:
所述第一层的第一面上的耦合到所述第一后端制程层的第一接触焊盘;
第三后端制程层,所述第三后端制程层包括金属层;以及
耦合在所述第三后端制程层与所述第一接触焊盘之间的第二接触焊盘。
4.如权利要求3所述的集成电路,其特征在于,进一步包括:
第二层,其中所述第三后端制程层在所述第二层的第一面上;以及
延伸穿过所述第二层中的结的第二延伸触点,所述第二延伸触点被配置成提供通过所述第二层的电连接性,其中所述结包括所述第二层的源区和漏区中的至少一个。
5.如权利要求4所述的集成电路,其特征在于,进一步包括:
与所述第二层的第一面相对的所述第二层的第二面上的第四后端制程层。
6.如权利要求1所述的集成电路,其特征在于,所述第一延伸触点包括钨插塞。
7.如权利要求4所述的集成电路,其特征在于,所述第二延伸触点包括钨插塞。
8.如权利要求1所述的集成电路,其特征在于,所述集成电路被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、以及固定位置数据单元中的至少一个中。
9.一种形成集成电路的方法,包括:
提供包括第一面和第二面的第一层;
使第一触点从所述第一面延伸穿过所述第一层中的源区或漏区到所述第二面,所述第一触点提供通过所述第一层的电路径;
在所述第一层的第二面上形成耦合到所述第一触点的接触焊盘;以及
将包括金属层的第一后端制程层耦合到所述第一层的第一面,以使得所述第一层的第二面上的所述接触焊盘通过所述第一触点连接到所述第一后端制程层的所述金属层。
10.如权利要求9所述的方法,其特征在于,进一步包括:
在所述第一层的第二面上打薄所述第一层以暴露所述第一触点。
11.如权利要求10所述的方法,其特征在于,打薄所述第一层包括对所述第一层进行凹槽蚀刻。
12.如权利要求10所述的方法,其特征在于,进一步包括:
在打薄所述第一层后在所述第一层的第二面上沉积电介质;以及
在所述电介质上沉积第二后端制程层,所述第二后端制程层耦合到所述第一触点。
13.如权利要求12所述的方法,其特征在于,进一步包括:
将第二层联结到所述第二后端制程层,以使得所述第二层上的电路通过所述第一触点耦合到第一后端制程层。
14.如权利要求13所述的方法,其特征在于,联结所述第二层包括将所述第二层的第三后端制程层联结到所述第二后端制程层。
15.如权利要求13所述的方法,其特征在于,进一步包括:
在打薄前将所述第一层安装到载体晶片;以及
在联结所述第二层后从所述载体晶片卸下所述第一层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510373346.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类