[发明专利]图像传感器及制备方法、减少电学互扰的方法有效
| 申请号: | 201510367294.6 | 申请日: | 2015-06-29 |
| 公开(公告)号: | CN104916655B | 公开(公告)日: | 2018-10-16 |
| 发明(设计)人: | 田志;陈昊瑜;顾珍 | 申请(专利权)人: | 上海华力微电子有限公司 |
| 主分类号: | H01L27/146 | 分类号: | H01L27/146;H01L21/265 |
| 代理公司: | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人: | 吴世华;陈慧弘 |
| 地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明提供了图像传感器及制备方法、减少电学互扰的方法,在具有光电二极管和像素单元电路的像素单元结构中,向半导体衬底中且对应于浅沟槽隔离结构下方的区域进行离子注入,以形成离子注入区,这些注入的离子经退火后形成多个空隙,这些空隙成为电子迁移的势垒,由于在光电二极管和像素单元电路下方的区域为非耗尽区,从而阻挡非耗尽区的电子扩散到邻近的像素单元,以降低邻近像素之间的电学互扰。 | ||
| 搜索关键词: | 图像传感器 制备 方法 减少 电学 | ||
【主权项】:
1.一种减少CMOS图像传感器电学互扰的方法,其特征在于,包括:步骤01:提供一半导体衬底,并在所述半导体衬底中形成多个浅沟槽隔离结构,并形成位于相邻的浅沟槽隔离结构之间的光电二极管区域和像素单元电路区域,以及位于所述像素单元下方的非耗尽区;其中,浅沟槽隔离结构用于隔离相邻的像素单元电路区域;步骤02:向所述半导体衬底中且对应于所述浅沟槽隔离结构下方的区域进行离子注入,以形成离子注入区;其中,所述离子注入是从所述半导体衬底背面注入到所述半导体衬底中;所述离子注入区的顶部等于或高于所述光电二极管区域的底部,所述离子注入区的顶部高于所述非耗尽区,且不与所述浅沟槽隔离结构相接触;步骤03:经退火工艺,在所述离子注入区中形成多个空隙;离子注入区形成微孔区;其中,所述微孔区的顶部等于或高于所述光电二极管区域的底部,所述微孔区的顶部高于所述非耗尽区,且不与所述浅沟槽隔离结构相接触。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510367294.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种IGBT模块电极安装结构
- 下一篇:一种半浮栅存储器结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





