[发明专利]一种阵列基板及其制备方法、显示装置有效
| 申请号: | 201510004807.7 | 申请日: | 2015-01-06 |
| 公开(公告)号: | CN104465512B | 公开(公告)日: | 2018-07-17 |
| 发明(设计)人: | 白金超;郭总杰;丁向前;刘耀;刘晓伟;张逵 | 申请(专利权)人: | 京东方科技集团股份有限公司;北京京东方显示技术有限公司 |
| 主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/12 |
| 代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 柴亮;张天舒 |
| 地址: | 100015 *** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明提供一种阵列基板制备方法、阵列基板、显示装置,用于解决现有技术存在的阵列基板制备过程中使用的掩膜板数量多且制备成本高的问题。本发明提供的阵列基板的制备方法、阵列基板、显示装置,由于将刻蚀阻挡层采用钝化层的掩膜板制备,减少了阵列基板制备构成中使用的掩膜板,降低了制备成本。 | ||
| 搜索关键词: | 阵列基板 制备 显示装置 掩膜板 刻蚀阻挡层 制备过程 钝化层 | ||
【主权项】:
1.一种阵列基板的制备方法,其特征在于,包括以下步骤:在衬底上通过构图工艺形成包括有源层的图形;在形成有源层的所述衬底上沉积刻蚀阻挡层;在所述刻蚀阻挡层上沉积第一导电层,通过构图工艺形成第一导电层图形;在形成第一导电层图形的所述衬底上形成钝化层,通过一次构图工艺形成钝化层图形和刻蚀阻挡层图形;所述钝化层图形和刻蚀阻挡层图形采用干法刻蚀形成;所述钝化层图形在与所述第一导电层图形的对应位置具有贯穿所述钝化层的第一开口;所述钝化层图形和所述刻蚀阻挡层图形在与所述有源层图形的对应位置具有贯穿所述钝化层和所述刻蚀阻挡层的第二开口和第三开口,所述第二开口位于所述第一开口和所述第三开口之间;在形成所述钝化层图形的所述衬底上沉积第二导电层,通过构图工艺形成第二导电层图形;所述第二导电层具有通过所述第一开口和所述第二开口将所述第一导电层与所述有源层电性连接的第一部分;所述第二导电层具有通过所述第三开口与所述有源层连接的第二部分;所述第一导电层和第二导电层的刻蚀采用湿法刻蚀。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;北京京东方显示技术有限公司,未经京东方科技集团股份有限公司;北京京东方显示技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510004807.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





