[发明专利]功能定时传感器有效
| 申请号： | 201480045376.2 | 申请日： | 2014-08-08 |
| 公开（公告）号： | CN105531929B | 公开（公告）日： | 2018-08-14 |
| 发明（设计）人： | J·S·福勒 | 申请（专利权）人： | 微软技术许可有限责任公司 |
| 主分类号： | H03K3/037 | 分类号： | H03K3/037 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 顾嘉运 |
| 地址： | 美国华*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 功能定时传感器包括建立时间违规检测电路、保持时间违规检测电路、以及来自建立时间违规检测电路和保持时间违规检测电路的接口。该接口在建立时间违规检测电路或保持时间违规检测电路检测到违规之际提供通知。 | ||
| 搜索关键词： | 功能 定时 传感器 | ||
【主权项】：
1.一种用于功能定时传感器的系统，包括：建立时间违规检测电路；保持时间违规检测电路；以及来自所述建立时间违规检测电路和所述保持时间违规检测电路的接口，所述接口在所述建立时间违规检测电路或所述保持时间违规检测电路检测到违规之际提供通知；其中所述建立时间违规检测电路还包括：数据发射装置；基于状态的装置；在操作上作为所述数据发射装置和所述基于状态的装置的中介的延迟装置，所述延迟装置被配置成使得所述基于状态的装置输出与由所述数据发射装置输出的非延迟数据信号有关的延迟数据信号；以及数字比较器逻辑装置，其被配置成在来自所述基于状态的装置的所述延迟数据信号违反与来自所述数据发射装置的所述非延迟数据信号的比较条件的情况下指示建立时间违规；其中所述数据发射装置、所述基于状态的装置、所述延迟装置和所述数字比较器逻辑装置构成所述建立时间违规检测电路的第一支路，并且其中所述建立时间违规检测电路的互补的第二支路接收从所述数据发射装置输出的所述非延迟数据信号，所述互补的第二支路在功能上等同于所述第一支路，以使得所述建立时间违规检测电路同时测试上升时间延迟和下降时间延迟两者。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于微软技术许可有限责任公司，未经微软技术许可有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480045376.2/，转载请声明来源钻瓜专利网。
- 上一篇：通信方法和系统
- 下一篇：用于无线电力传递中的双态阻抗转换的系统和方法
- 同类专利
- 一种用于星载设备的脉冲信号驱动电路-201822167095.2
- 张玲玲;顾鹏;裴晨;刘凯;王宸星 - 南京屹信航天科技有限公司
- 2018-12-24 - 2019-07-26 - H03K3/037
- 本实用新型提供一种用于星载设备的脉冲信号驱动电路，驱动电路包括两级级联的第一触发器和第二触发器，第二触发器的输出端连接达林顿管的输入端，达林顿管的输出端对应作为产生输出脉冲信号的输出端；第一触发器的输出端与第二触发器的输入端之间接入有用于滤除第一级触发器输出的噪声的低通滤波器；本实用新型电路稳定性高、具有强度很高的抗干扰能力、通过第一触发器和第二触发器进行锁存，有效的防止了误触发。
- 一种基于IGBT闩锁效应的触发器-201611010264.0
- 荣丽梅;刘魁;孟志俊;刘博;邓珣 - 电子科技大学
- 2016-11-17 - 2019-07-19 - H03K3/037
- 本发明属于集成电路技术领域，具体涉及一种基于IGBT闩锁效应的触发器。包括第一锁存器结构和第二锁存器结构；第一锁存器结构与第二锁存器结构相连。第一锁存器结构包括第一PMOS管P1，第一IGBT管IGBT1，第二锁存器结构包括第二PMOS管P2，第二IGBT管IGBT2；且第一IGBT管和第二IGBT管能够引起闩锁效应。本发明电路结构非常简单，有利于节省芯片面积，降低制造成本，提高电路的集成度，该结构有望于作为数字电路的标准单元应用到时序逻辑电路中；且由于电路简单，互联简单，因此可靠性高。
- 信号隔离电路-201811630422.1
- S·桑卡兰;B·A·克雷默;B·哈龙;T·B·弗利兹;E·G·米尔纳;R·P·布里德劳 - 德克萨斯仪器股份有限公司
- 2018-12-29 - 2019-07-09 - H03K3/037
- 本申请涉及信号隔离电路，并公开一种集成电路(图3，300)，其包括用于接收线路上的编码的传输的接收部分(343)。接收部分具有：其中接收器能够接收编码的传输的唤醒模式；以及其中接收器不能够接收编码的传输的休眠模式。唤醒控制器(317)针对唤醒信号监测线路并且在唤醒控制器接收到唤醒信号时向接收部分提供信号以致使接收部分进入唤醒模式。
- 一种RS触发器以及控制器-201910005242.2
- 曹珂杰;於俊 - 上海科世达-华阳汽车电器有限公司;科世达（上海）管理有限公司
- 2019-01-03 - 2019-05-10 - H03K3/037
- 本发明公开了一种RS触发器，包括复位置位RS触发器本体；与RS触发器本体连接的延迟装置，用于在第一输入信号输送至RS触发器本体的置位端前对其进行第一延迟处理和/或在第二输入信号输送至RS触发器本体的复位端前对其进行第二延迟处理，其中，第一延迟处理与第二延迟处理所产生的延迟时间的差值大于预设阈值。本发明中，工作人员也可以根据延迟时间的大小确定出先变化为低电平的信号，也即确定出了RS触发器本体输出的电平状态，无需工作人员对第一输入信号和/或第二输入信号进行预处理，节省了人力成本以及时间成本。本发明还公开了一种控制器，具有如上RS触发器相同的有益效果。
- 自恢复机制的抗单粒子翻转与瞬态扰动的D触发器结构-201811600594.4
- 梁福田;冯博;王鑫喆;朱晨曦;朱宇龙;李锋;陈炼;金革 - 中国科学技术大学
- 2018-12-26 - 2019-05-03 - H03K3/037
- 一种自恢复机制的抗单粒子翻转与瞬态扰动的D触发器结构，包括：第一基本D触发器，包括数据输入端D、时钟输入端CK、低电平有效清零使能端CLRN1、低电平有效置位使能端PRN1以及数据输出端R1；第二基本D触发器,包括数据输入端D、时钟输入端CK，低电平有效清零使能端CLRN2、低电平有效置位使能端PRN2以及数据输出端R2；表决器，所述表决器的两个输入端分别连接R1和R2，所述表决器的另一输入端连接表决器的数据输出端Q，形成自反馈表决结构；判断电路，其一输入端连接R1，其另一输入端连接R2；以及恢复电路，其一输入端与所述表决器的输出端Q相连，另一输入端与所述判断电路的输出端E相连，其输出端分别连接所述第一基本D触发器和第二基本D触发器。
- 用于将数据信号寄存到时钟域的数据同步器-201710823354.X
- 詹姆斯·R·隆柏格 - 上海兆芯集成电路有限公司
- 2017-09-13 - 2019-04-30 - H03K3/037
- 一种将输入数据信号寄存到时钟信号的时钟域的数据同步器。所述数据同步器包括：输入电路、第一传输门和第二传输门、第一反相器和第二反相器、门控器和寄存器。所述输入电路基于输入数据信号将第一数据节点和第二数据节点驱动为相反的逻辑状态。每个传输门耦合在数据节点和采集节点之间。所述反相器交叉耦合在采集节点之间。所述门控器能够在采集节点处于亚稳态期间保持传输门至少部分打开，以及当采集节点解析至相反的逻辑状态时关闭传输门。响应于所述时钟信号，寄存器寄存一个采集节点以提供一个寄存数据输出。所述数据同步器可以采用FinFET装置来实现。
- 使用单时钟信号的静态信号值存储电路-201410144319.1
- 金乂中;迈克尔·B·亨利;丹尼斯·迈克尔·西尔维斯特;大卫·希欧多尔·布拉奥 - 密执安大学评议会
- 2014-04-11 - 2019-04-12 - H03K3/037
- 本发明涉及一种使用单时钟信号的静态信号值存储电路。提供包括第一晶体管堆栈、第二晶体管堆栈与第三晶体管堆栈的信号值存储电路。信号值存储电路由单时钟信号控制。保持晶体管与阻绝晶体管准许信号值存储电路的静态操作——即可停止时钟信号而不丢失状态，并防止电路内发生竞争。
- 低功耗具有抵抗双节点翻转能力的锁存器结构-201811234097.7
- 高静;张天野;聂凯明;徐江涛;史再峰 - 天津大学
- 2018-10-23 - 2019-03-29 - H03K3/037
- 本发明公开低功耗具有抵抗双节点翻转能力的锁存器结构，包括反相器INV，传输门，存储单元以及与存储单元连接的MCE单元，与MCE单元连接的弱保持器WK；所述传输门包括五个传输门TG1‑5，所述存储单元包括12个PMOS管与12个NMOS管，所述MCE单元包括3个PMOS管与3个NMOS管；所述MCE单元与传输门TG5连接；传输门TG1‑3的输出分别与存储单元的相应节点连接，传输门TG4与Q节点连接。本发明中提出的低功耗具有抵抗双节点翻转能力的锁存器结构的加固结构与传统的加固结构相比，可以抵抗单粒子双翻转，与最新的抗单粒子双翻转锁存器结构相比，同时具有面积小功耗低的特点。
- 半导体装置-201780043953.8
- 黑川义元 - 株式会社半导体能源研究所
- 2017-07-06 - 2019-03-15 - H03K3/037
- 本发明的一个实施方式的目的之一是提供一种能够进行电源门控的异步电路。本发明的一个实施方式是一种半导体装置，包括第一至第三端子、锁存电路以及存储电路。当向第一端子及第二端子输入“伪”时，第三端子输出“伪”。当向第一端子及第二端子输入“真”时，第三端子输出“真”。当向第一端子和第二端子中的一个输入“真”且向第一端子和第二端子中的另一个输入“伪”时，第三端子输出与之前的输出相同的真值。存储电路在电源电压的供应停止的状态下能够储存锁存电路所储存的数据。存储电路包括在沟道形成区域中包含金属氧化物的晶体管。
- 阻变施密特触发器和比较器-201480072914.7
- F·纳尔迪;王云 - 分子间公司
- 2014-12-16 - 2019-01-08 - H03K3/037
- 一种阻变元件，其能够用在非易失性数字施密特触发器电路或比较器电路中。施密特触发器电路可以包括阻变电路和重置电路。阻变电路可以提供适合于施密特触发器操作的迟滞行为。重置电路可操作地将阻变电路重置至高电阻状态。比较器电路可包括阻变电路、重置电路和阈值设置电路。阻变电路可包括阻变元件，并且可操作地提供将输入电压与阻变元件的设置或设置阈值电压进行比较的信号。阈值设置电路可操作地修改阻变元件的设置或重置阈值，从而有效地改变用于比较器电路的参考电压。
- 向量化触发器-201780028958.3
- S·徐;A·阿加瓦尔;S·雷洛夫 - 英特尔公司
- 2017-04-18 - 2018-12-21 - H03K3/037
- 提供了一种装置，该装置包括：第一触发器(FF)单元，具有与扫描数据路径多路复用的数据路径，其中，该扫描数据路径独立于最小延迟缓冲器，其中，第一FF单元具有由至少两个反转单元形成的记忆元件，这两个反转单元经由公共节点耦合在一起；以及第二FF单元，具有与扫描数据路径多路复用的数据路径，其中，该第二FF单元的扫描数据路径独立于最小延迟缓冲器，并且其中，该第二FF单元的扫描数据路径耦合至第一FF单元的公共节点。
- 抗故障触发器-201510608613.8
- 维巴胡·夏尔马;拉尔夫·马尔察恩 - 恩智浦有限公司
- 2015-09-22 - 2018-10-09 - H03K3/037
- 一种抗故障触发器。公开了一种包括从属锁存器(30)和主锁存器(20)的触发器(10)。从属锁存器和主锁存器的每一个包括一对交叉耦合的逻辑门(21，22，31，32)。从属锁存器或主锁存器(30，20)的交叉耦合连接包括布置为减小触发器(10)对于电流注入的灵敏度的电阻元件(8，9，11，12)。
- 功能定时传感器-201480045376.2
- J·S·福勒 - 微软技术许可有限责任公司
- 2014-08-08 - 2018-08-14 - H03K3/037
- 功能定时传感器包括建立时间违规检测电路、保持时间违规检测电路、以及来自建立时间违规检测电路和保持时间违规检测电路的接口。该接口在建立时间违规检测电路或保持时间违规检测电路检测到违规之际提供通知。
- 基于斯密特触发器的单脉冲及连续脉冲发生器-201721822417.1
- 宁永香;崔建国;郭志坚;刘红梅;黄永来;米娟芳;韩俊芳;邹俊;周晓莉;王艳芳 - 山西工程技术学院;崔建国
- 2017-12-24 - 2018-07-06 - H03K3/037
- 本实用新型公开了基于斯密特触发器的单脉冲及连续脉冲发生器，其包括一个抗噪音阻容网络电路、一个脉冲整形器电路、一个振荡器电路、一个选通电压产生电路、由两个施密特触发器构成的输出整形电路。所述的抗噪音阻容网络电路，由电阻R2以及电容C1组成抗噪音阻容网络，便可以消除可能出现的干扰。所述的脉冲整形器电路，由斯密特触发器N1、电阻R2、R1、电容C1构成，如果轻触开关S1被按下马上弹起，施密特触发器N1输出一个规整的单脉冲。所述的振荡器电路，施密特触发器N2、振荡电容C3、电阻R5、电位器P2构成一个多谐振荡电路。所述选通电压产生电路，如果持续接通开关S1，N1输出持续保持高电平，供给N2作为振荡器的选通电压。所述脉冲输出整形电路，由触发器电路N3、N4构成。
- 一种双时钟抗单粒子锁存器-201711332471.2
- 王丹;岳素格;王亮;孙永姝;李东强;王福庆;赵丽丽;李建成;赵元富 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2017-12-13 - 2018-06-22 - H03K3/037
- 本发明公开了一种双时钟抗单粒子锁存器电路，其具有两路时钟输入信号，由两路完全相同时钟信号分别控制数据逻辑电路以及具有冗余节点的存储结构，可确保发生在单元内部单粒子瞬态事件时，不会发生单粒子翻转事件。对于发生在单元外部芯片时钟网络上的单粒子瞬态事件时，则可在时钟网络上实现一对滤波器驱动多个双时钟抗单粒子锁存器的时钟树结构，可消除来自于单元外时钟网络上单粒子瞬态脉冲。本发明有效降低单元内、外任意时钟节点以及多个时钟节点上产生单粒子瞬态脉冲的概率，且应用本发明锁存器的集成电路，抗单粒子瞬态加固电路(晶体管数量)的引入数量上要远小于传统加固设计，具有功耗低、速度快、面积小的低开销特点。
- 低功率架构-201480013290.1
- M·J·布鲁诺利 - 高通股份有限公司
- 2014-03-14 - 2018-06-01 - H03K3/037
- 本文描述了用于在阈下区域附近或阈下区域中操作晶体管以降低功耗的系统和方法。在一个实施例中，一种用于低功率操作的方法包括经由包括多个晶体管的时钟路径(225)将时钟信号(Ck)发送到触发器(150)，其中该时钟信号具有与高于时钟路径(225)中的晶体管的阈值电压的高电压(VH)相对应的高状态。该方法还包括经由包括多个晶体管的数据路径(135)将数据信号(D)发送到该触发器(150)，其中该数据信号具有与低于数据路径(135)中的晶体管的阈值电压的低电压(VL)相对应的高状态。该方法还包括在触发器(150)处使用时钟信号(Ck)来锁存数据信号(D)。
- 用于降低动态功率的触发器-201380076347.8
- 蔡燕飞;戴强;黄双渠 - 高通股份有限公司
- 2013-05-08 - 2018-04-13 - H03K3/037
- 本发明描述了用于降低动态功率的触发器。触发器电路可以包括第一锁存器和第二锁存器。可以作为“主”锁存器来操作的第一锁存器包括用于接收数据信号的第一输入端子、用于接收时钟信号的第二输入端子、以及输出端子。可以作为“从”锁存器来操作的第二锁存器包括与所述第一锁存器的输出端子直接连接的第一输入端子、用于接收所述时钟信号的第二输入端子、以及用于提供输出信号的输出端子。所述第一锁存器和所述第二锁存器将在所述时钟信号的同一相位上被计时，从而消除对包括生成互补时钟信号的时钟反相电路的需要。
- 基于斯密特触发器的单脉冲及连续脉冲发生器-201711412563.1
- 宁永香;崔建国;刘红梅;郭志坚;黄永来;韩俊芳;米娟芳;邹俊;周晓莉;王艳芳 - 山西工程技术学院;崔建国
- 2017-12-24 - 2018-03-23 - H03K3/037
- 本发明公开了基于斯密特触发器的单脉冲及连续脉冲发生器，其包括一个抗噪音阻容网络电路、一个脉冲整形器电路、一个振荡器电路、一个选通电压产生电路、由两个施密特触发器构成的输出整形电路。所述的抗噪音阻容网络电路，由电阻R2以及电容C1组成抗噪音阻容网络，便可以消除可能出现的干扰。所述的脉冲整形器电路，由斯密特触发器N1、电阻R2、R1、电容C1构成，如果轻触开关S1被按下马上弹起，施密特触发器N1输出一个规整的单脉冲。所述的振荡器电路，施密特触发器N2、振荡电容C3、电阻R5、电位器P2构成一个多谐振荡电路。所述选通电压产生电路，如果持续接通开关S1，N1输出持续保持高电平，供给N2作为振荡器的选通电压。所述脉冲输出整形电路，由触发器电路N3、N4构成。
- 具有组合与顺序逻辑的分开的双功率摆动管线设计-201680012824.8
- 谢婧;杜杨 - 高通股份有限公司
- 2016-02-09 - 2018-01-09 - H03K3/037
- 一种具有双或多功率域的三维集成电路能够在给定时钟速率下有较少能耗操作，这导致增强型功率‑性能‑面积PPA包封。顺序逻辑在确定系统输送量的系统时钟下操作，而组合逻辑在不同功率域中操作以控制包含动态和静态功率的总系统功率。所述顺序逻辑和时钟网络可实施于三维集成电路的供应有相对高供电电压的一个层中，而所述组合逻辑可实施于所述三维集成电路的供应有相对低供电电压的另一层中。可实施另外管线重新组织以充分利用所述系统能耗和性能到最优点。
- 多位触发器-201710223769.3
- 尹斗锡;金珉修;金正熙;李大成;李铉;M.贝尔辛斯;J.利姆 - 三星电子株式会社
- 2017-04-07 - 2017-11-24 - H03K3/037
- 一种多位触发器包括单个扫描输入引脚，接收扫描输入信号；多个数据输入引脚，接收第一数据输入信号和第二数据输入信号；第一扫描触发器，响应于扫描使能信号选择扫描输入信号和第一数据输入信号中的一个作为第一选择信号，并且锁存第一选择信号以提供第一输出信号；第二扫描触发器，响应于扫描使能信号选择与第一输出信号相对应的内部信号和第二数据输入信号中的一个作为第二选择信号，并且锁存第二选择信号以提供第二输出信号；以及多个输出引脚，输出第一输出信号和第二输出信号，其中，第一扫描触发器和第二扫描触发器的扫描路径连接到彼此。
- 基于比较器的数据锁存电路-201621401175.4
- 周平;崔利广 - 阿特斯阳光电力集团有限公司;常熟阿特斯阳光电力科技有限公司
- 2016-12-20 - 2017-07-07 - H03K3/037
- 本实用新型提供了一种基于比较器的数据锁存电路，其包括电压比较器、与电压比较器“+”输入端相连的输入信号支路、与电压比较器“‑”输入端相连的参考信号支路、与电压比较器输出端相连的电源电压支路、连接所述电源电压支路和所述输入信号支路的连接支路以及与电压比较器“‑”输入端相连的复位支路。相较于现有技术，本实用新型的基于比较器的数据锁存电路能够在电压比较器输出端由高电平变化为低电平时完成数据锁存；同时可通过将复位信号置为低电平来进行复位，使电压比较器输出重新为高电平。
- 高性能低开销的双节点翻转在线自恢复锁存器-201710022408.2
- 闫爱斌;崔杰;易茂祥;黄正峰 - 安徽大学
- 2017-01-12 - 2017-06-13 - H03K3/037
- 本发明公开了一种高性能低开销的双节点翻转在线自恢复锁存器，通过八组相互反馈的C单元构建高可靠性数据存储反馈环，不但能够对双节点翻转进行完全容忍，而且能够实现对双节点翻转的在线自恢复，具有高可靠特性。本发明分别使用较少的晶体管数目、时钟门控技术和高速通路技术，降低面积开销、功耗开销，提高电路性能，具有高性能低开销特性。本发明适用于高可靠性的集成电路与系统，可广泛应用于航天航空等对锁存器开销及可靠性要求较高的需求领域。
- 一种保持时序逻辑电路时序准确的新型结构-201710148562.4
- 江石根 - 苏州格美芯微电子有限公司
- 2017-03-14 - 2017-06-13 - H03K3/037
- 一种能够保持时序逻辑电路的时序准确的新型结构，其包括两个及两个以上D触发器，数据输入信号DATA从第一个D触发器的数据输入端接入，时钟输入信号CLOCK从最后一个D触发器开始接入。时钟输入信号在进入各D触发器前用延迟器或反相器进行延时。
- 非易失性T触发器电路-201510143682.6
- 郑尖;曾志刚;温世平;曹明富;赵俊峰 - 华为技术有限公司
- 2015-03-30 - 2016-11-23 - H03K3/037
- 本发明实施例提供了一种非易失性T触发器电路，涉及集成电路领域，所述电路包括：反相锁存模块、忆阻器选通模块、定值电阻以及电源输入端口；所述忆阻器选通模块中包含两个忆阻器；所述反相锁存模块和所述忆阻器选通模块并联；所述定值电阻的一端接地，另一端分别与所述反相锁存模块和所述忆阻器选通模块串联；所述电源输入端口分别与所述反相锁存模块和所述忆阻器选通模块相连。本发明通过使用反相锁存模块和忆阻器选通模块并联后，串联定值电阻和电源，利用控制信号T来控制输出信号Q的状态，从而达到非易失性T触发器的效果，达到提高非易失性T触发器性能的效果。
- 脉冲式正反器-201210507608.4
- 李镇宜;宋伟豪;李明哲 - 财团法人交大思源基金会
- 2012-11-30 - 2016-11-09 - H03K3/037
- 一种脉冲式正反器，响应第一及第二时脉信号，闩锁数据输入信号，以将其转换为数据输出信号，脉冲式正反器包含脉冲产生器以及闩锁器，脉冲产生器包含第一反相器及信号延迟电路，用以接收第一时脉信号并产生第二时脉信号；而闩锁器包含传递电路、闩锁电路以及控制电路。闩锁器响应第一及第二时脉信号，用以闩锁数据输入信号并输出数据输出信号，其中传递电路用以传递数据输入信号；闩锁电路电性连接于传递电路，用以接收和闩锁数据输入信号，并输出数据输出信号；而控制电路电性连接于闩锁电路，用以提供电压控制闩锁电路的开与关。
- 超大规模集成电路的触发器类型选择-201280005170.8
- A·P·史密斯;R·P·马斯雷德;G·康斯达迪尼迪斯 - 甲骨文国际公司
- 2012-01-12 - 2013-09-18 - H03K3/037
- 一种用于确定触发器电路类型（101，102）的方法，包括：执行IC设计（100）的布局，执行布局包括安排多个触发器中每一个的主锁存器和从锁存器（102：M，5），用以分别接收第一（L-clk）和第二时钟（Pclk）信号。然后可实现初始的IC设计（例如在硅衬底上）。实现之后，可在第一模式和第二模式中操作IC。在第一模式中，每个触发器（102M）的主锁存器被耦合以接收第一时钟信号（L-clk）。在第二模式中，第一时钟信号（L-clk）被禁止而主锁存器（102：M）保持透明。在第一模式和第二模式两者中，每个触发器的从锁存器（101，102：M）根据第二时钟信号（Pclk）操作。该方法还包括：为每个触发器（101，102）确定该触发器将在IC的随后修订中操作为主从双稳态触发器（102）还是脉冲触发器（101）。
- 具有同步数据加载和自定时异步数据俘获的锁存器电路-201180053075.0
- 戴维·保罗·霍夫;法迪·阿德尔·哈姆丹 - 高通股份有限公司
- 2011-11-06 - 2013-07-31 - H03K3/037
- 一种锁存器集成电路具有同步数据加载和自定时异步数据俘获特性。所述集成电路可包含锁存器、脉冲产生器和比较器。所述锁存器可响应于数据信号和写入启用信号。所述脉冲产生器可经配置以产生所述写入启用信号作为脉冲。此脉冲可具有与时钟信号的第一沿同步的前沿和与比较信号的一沿同步的自定时后沿。所述比较器可经配置以响应于比较所述集成电路内的至少两个节点的逻辑电平而产生所述比较信号。
- 锁存电路及使用锁存电路的显示装置-201210082438.X
- 宫泽敏夫;宫本光秀 - 株式会社日立显示器
- 2012-03-26 - 2012-11-14 - H03K3/037
- 本发明提供锁存电路及使用锁存电路的显示装置。包括：输入晶体管；连接在上述输入晶体管的第二电极和第一锁存控制线之间的保持电容；第一电极与上述第一锁存控制线连接，栅极与上述输入晶体管的第二电极连接的第一晶体管；栅极与上述第一晶体管的第二电极连接，第一电极与第二锁存控制线连接的第二晶体管；栅极与上述第一晶体管的第二电极连接，第一电极与上述第二晶体管的第二电极连接，并且第二电极与输出端子连接的第三晶体管；连接在上述第一晶体管的第二电极和上述第二晶体管的第二电极之间的电容；和连接在上述第一晶体管的第二电极和上述第一锁存控制线之间的二极管。
- 静态拴锁器-200910166015.4
- 林永丰 - 旺宏电子股份有限公司
- 2009-08-07 - 2011-03-23 - H03K3/037
- 本发明公开一种静态拴锁器，包括频率驱动型驱动器(Clock-based Driver)、触发电路(Actuation Circuit)及拴锁单元(Latch Unit)。频率驱动型驱动器包括第一及第二节点、驱动单元、第一及第二开关。驱动单元响应于输入信号的第一及第二电平分别提供第一电压至第一节点及提供第二电压至第二节点。第一及第二开关分别响应于频率信号提供第一节点上的电压至输出节点及响应于反相频率信号提供第二节点上的电压至输出节点。触发电路响应于频率信号提供第二节点上的电压至输出节点。拴锁单元用以于频率信号为非致能时维持拴锁信号的电平。
- 触发器电路以及分频器-201010535286.5
- 任铮;胡少坚;周伟;唐逸 - 上海集成电路研发中心有限公司
- 2010-11-08 - 2011-02-16 - H03K3/037
- 本发明提供了一种触发器电路以及分频器。该触发器电路包括：第一两输入与非门、第二两输入与非门、第一反相器、第二反相器、第三反相器、以及第一D型触发器；其中所述触发器电路的设置端与负载端分别连接至所述第一两输入与非门的两个输入端，所述触发器电路的设置端连接至所述第二反相器的输入端，所述第二反相器的输出端与负载端分别连接至所述第二两输入与非门的两个输入端；所述第一两输入与非门的输出端连接至所述第一反相器的输入端，所述第二两输入与非门的输出端连接至所述第三反相器的输入端，所述第一反相器的输出端连接至所述第一D型触发器的零位有效设置端，所述第三反相器的输出端连接至所述第一D型触发器的零位有效置零端。
- 专利分类
