[发明专利]针对DDS杂散提出的抖动注入系统在审
| 申请号： | 201410593162.0 | 申请日： | 2014-10-29 |
| 公开（公告）号： | CN105634486A | 公开（公告）日： | 2016-06-01 |
| 发明（设计）人： | 陆骁璐;吕华平 | 申请（专利权）人： | 江苏绿扬电子仪器集团有限公司 |
| 主分类号： | H03L7/24 | 分类号： | H03L7/24 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 212200 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于数据处理领域，尤其涉及一种针对DDS杂散提出的抖动注入系统。本发明的针对DDS杂散提出的抖动注入系统，注入系统采用相位随机抖动注入方式，其包括相位累加器、相位随机抖动序列、加法器、正弦查找表ROM、DAC,相位累加器、相位随机抖动序列通过加法器与正弦查找表ROM连接，相位累加器输出的相位控制字通过该加法器与相位随机抖动发生器输出的随机序列相加得到一个新的随机序列，然后将这个新的序列作为地址送入正弦查找表ROM进行寻址。坏杂散周期性的一个方法是是在DDS的相位控制字或正弦查找表ROM的输出中加入随机抖动序列，进而使DDS在输出频谱上得到改善。 | ||
| 搜索关键词： | 针对 dds 提出 抖动 注入 系统 | ||
【主权项】：
一种针对DDS杂散提出的抖动注入系统，其特征在于，注入系统采用相位随机抖动注入方式，其包括相位累加器、相位随机抖动序列、加法器、正弦查找表ROM、DAC,相位累加器、相位随机抖动序列通过加法器与正弦查找表ROM连接，相位累加器输出的相位控制字通过该加法器与相位随机抖动发生器输出的随机序列相加得到一个新的随机序列，然后将这个新的序列作为地址送入正弦查找表ROM进行寻址。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏绿扬电子仪器集团有限公司，未经江苏绿扬电子仪器集团有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410593162.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 基于改进CORDIC算法的直接数字频率合成器-201610347394.7
- 丁瑞雪;徐洋;刘马良 - 西安电子科技大学昆山创新研究院;西安电子科技大学
- 2016-05-23 - 2019-02-22 - H03L7/24
- 本发明公开了一种基于改进CORDIC算法的直接数字频率合成器，包括：相位累加器和相位幅度转换器，其中，相位累加器位宽是32位，输出截断之后是19位；相位幅度转换器由查找表ROM、乘法器、超四旋转模块和区块选择模块组成，查找表ROM利用相位字第15‑9位寻址对查找表ROM查表得到旋转的粗值，粗值经过乘法器运算后输入到超四旋转模块中，同时输入到超四旋转模块的还有9位的相位字，超四旋转模块采用超四CORDIC算法对粗值进行旋转计算，最后区块选择模块根据第18‑16位对超四旋转模块输出的数据进行相应的镜像操作或者是翻转操作，从而得到最后的输出结果。本发明的有益之处在于：噪声小、转换时间短、SFDR高、硬件电路的资源消耗少。
- 一种OSC频率自动校准及测试的电路结构和方法-201610485393.9
- 高璐 - 上海华虹宏力半导体制造有限公司
- 2016-06-28 - 2019-01-04 - H03L7/24
- 本发明公开一种Oscillator(简称OSC)频率自动校准及测试的电路结构和方法，所述电路结构包括：参数调整电路、OSC振荡器、模式选择电路、校准模式计数电路、绝对误差计算电路、趋势判断电路、测试模式频率计算电路和标志产生电路。本发明的自动校准测试电路包括频率校准模式和频率测试两种模式，在频率校准模式下，当校准模式计数电路计算的绝对误差趋势由减小变增大时结束校准，避免出现高频时钟且加快了自动校准的速度；在频率测试模式下，由测试模式频率计算电路产生计数并换算成OSC的频率值，通过标志产生电路产生输出标志，随后输出频率计数器的结果，得到的OSC频率精度小于千分之一，电路端口可复用，且电路可工作在非高频工作模式，对电路的速度要求低。
- 一种信噪比可调的中频信号发生器-201721242514.3
- 张建军;李媛媛;董锐;颜凯;范玉进;徐文大 - 天津光电通信技术有限公司
- 2017-09-26 - 2018-11-16 - H03L7/24
- 本实用新型提供了一种信噪比可调的中频信号发生器，包括FPGA芯片，所述FPGA芯片中配置时钟模块，所述时钟模块连接数字频率合成器；还包括M序列生成电路和M序列量化电路，所述M序列生成电路连接时钟模块，所述M序列生成电路的输出端连接M序列量化电路的输入端，所述连接M序列量化电路的输出端和数字频率合成器的输出端都连接混频器，所述混频器的输出端连接数模转换电路，通过数模转换电路输出中频信号。本实用新型所述的信噪比可调的中频信号发生器能够在很大频带内实现中频信号与白噪声的混频输出，同时可以精确控制输出信号的信噪比，为完成通信系统的功能测试提供有力支持。
- 针对具有RF电路的系统生成数字时钟-201280042564.0
- 帕特里克·范登艾米勒;诺曼·比米什 - 华为技术有限公司
- 2012-08-31 - 2018-10-12 - H03L7/24
- 一种用于收发器、发射器以及接收器中的任一者的电路，所述电路具有RF电路（70）、数字电路（30、250、260）、载波信号发生器（80）以及时钟发生器（90），所述载波信号发生器用以将载波信号提供到所述RF电路，所述时钟发生器用于生成对所述数字电路中的至少一些进行计时的数字时钟。所述时钟发生器基于对所述载波信号的频率进行下分频产生的频率而获得所述数字时钟的频率，从而对所述RF电路的干扰在特定频率下发生。这些干扰可以更易于得到补偿，或者可以进行布置以具有足够远离所述RF信号的有用部分的频率，从而可以更加容易地被滤出。
- 一种用于局放测试的相频追踪装置-201820439688.7
- 唐琪 - 广东电网有限责任公司;广东电网有限责任公司佛山供电局
- 2018-03-29 - 2018-09-04 - H03L7/24
- 本实用新型公开了一种用于局放测试的相频追踪装置，包括相频采集模块和相频追踪模块，相频采集模块用于局部放电测试点的相频采集；相频追踪模块用于对相频采集模块采集的关于局部放电测试点的相频数据进行信号处理；相频采集模块通过无线通信方式与相频追踪模块信号连接。本实用新型工作过程如下：相频采集模块检测局部放电测试点的频率相位信息，并将频率相位信息通过无线通信的方式传输至相频追踪模块。本实用新型解决了加压处与检测点较远，从而无法得到频率和相位信息的问题，其次，通过施密特触发器，解决了普通模数转换电路中，过零处可能会出现电平持续现象，使得相频信息获取更精准。
- 直接数字频率合成方法和直接数字频率合成器-201410340412.X
- 吴骅刚 - 无锡华润上华科技有限公司
- 2014-07-16 - 2018-07-27 - H03L7/24
- 本发明公开一种直接数字频率合成方法，包括以下步骤：相位累加模块根据频率合成字计算得到第一相位；根据所述第一相位，通过预设的正弦查找表查找得到幅度值；根据所述幅度值，通过预设的相位查找表查找得到第二相位；若所述第二相位小于第一相位，则对所述幅度值进行调整后输出；否则输出原幅度值；数模转换器根据输出的幅度值进行数模转换得到正弦波输出；其中，对于N位的相位累加模块和D位的数模转换器，所述预设的相位查找表包含2D‑1‑1个对应于0～2D‑1‑2幅度的相位边界值记录，每个相位边界值采用N‑2位存储。还公开一种应用上述方法的直接数字频率合成器。上述方法和合成器可以以较低的成本提高频率调节精度。
- OSC频率自动校准电路及自动校准方法-201410527935.5
- 张东升;高璐;袁志勇 - 上海华虹宏力半导体制造有限公司
- 2014-10-09 - 2018-06-19 - H03L7/24
- 本发明公开了一种OSC频率自动校准电路，包括：参数产生电路，OSC电路，分频电路，频率计数电路，校准结束判断电路，参数增减控制电路；通过分频电路对OSC电路输出的时钟信号进行分频后再进行频率计数，频率计数电路输出时钟信号和中心频率的误差值以及表示误差正负的计数方向，参数产生电路根据误差值和计数方式对控制参数进行调整并反馈到OSC电路实现对OSC电路的时钟信号的频率调整并最终实现自动校准。本发明还公开了一种OSC频率自动校准电路的自动校准方法。本发明能实现低速数字电路校准高频OSC，能快速锁定中心频率范围、缩小OSC频率输出范围。 1
- 数字频率合成器及其数字频率合成方法-201410183947.0
- 胡拉姆·穆罕默德;洪志铭 - 晨星半导体股份有限公司
- 2014-05-04 - 2018-04-06 - H03L7/24
- 直接数字频率合成是指利用一数字频率合成器输出稳定、精准、且频率范围广泛的时脉信号，供同一集成电路芯片中的多个电路使用。本发明提出的数字频率合成器包含一控制器、一频率产生器及一可变分频器。该控制器接收一频率控制字，并据此产生一第一频率控制子字与一第二频率控制子字。该频率产生器根据该第一频率控制子字产生一第一预定频率范围内的一原始频率。该可变分频器根据该第二频率控制子字及该原始频率产生一第二预定频率范围内的一输出频率。
- 多模时钟参考源实现装置-201310132826.9
- 赵文虎 - 苏州芯通微电子有限公司
- 2013-04-17 - 2018-03-30 - H03L7/24
- 本发明公开了一种多模时钟参考源实现装置，该装置由受控频率发生器、高品质因素多频段选频网络、多模分频器、自动频率校准单元、数字信号到模拟信号转换器等五部分构成。本装置通过对其控制位的设置可实现多模输出频率的时钟参考源功能。在控制位选择多模分频器分频系数的同时，自动频率校准单元产生数字控制位，并经数字信号到模拟信号转换器之后控制受控频率发生器的工作状态。受控频率发生器的输出经过高品质因素多频段选频网络后作为多模分频器的输入进行分频，而后该分频输出再次送至自动校准单元，经校准后的时钟输出为整个装置的最终输出，作为其它电子装置的时钟参考源。本发明具有结构简单，时钟精度高，易于实现，成本低廉等优点；可取代传统时钟参考源装置，在需要时钟控制的电子设备中广泛应用。
- 一种高稳定度低功耗片上OSC电路-201720188350.4
- 张文杰;杨凤;谢亮;金湘亮 - 江苏芯力特电子科技有限公司
- 2017-02-28 - 2017-10-24 - H03L7/24
- 本实用新型公开了一种高稳定度低功耗片上OSC电路，所述充放电电路，由电流源对电容进行充放电，开关管控制电容的充放电；所述控制电路，将所述充放电电路输出的电平状态进行转换，产生振荡器最终的输出信号，所述振荡器输出信号又控制所述充放电电路中开关管的开关；本实用新型电路结构简单，功耗低，能够实现输出振荡功能；所述电流源由共源共栅电流镜来镜像电流，因此产生的电流I1、I2稳定度高，从而使得OSC电路的振荡频率稳定；所述NMOS管M13为去耦电容，可以稳定电源电压，使得产生的电流稳定，同时提高OSC电路的振荡频率稳定性，噪声低；本实用新型省去了原有技术中的比较器和控制部分，而采用反相器、二输入或非门和RS触发器，占用芯片面积小。
- 多路DDS信号发生器-201621454697.0
- 邓海;万维逸;宋平 - 航天信息股份有限公司
- 2016-12-27 - 2017-09-15 - H03L7/24
- 本实用新型公开了一种多路DDS信号发生器，用以减少多路DDS信号发生器占用的资源。多路DDS信号发生器包括频率命令字生成模块、N路相位累加器、M个波形存储模块、选择模块、N路幅度调节模块、N路数模转换器、N路低通滤波器以及时钟模块。
- 一种产生线性调频信号的直接频率合成方法-201410357579.7
- 邓旭亮;马风军;李晓军 - 中国电子科技集团公司第四十一研究所
- 2014-07-21 - 2017-07-14 - H03L7/24
- 本发明提出了一种产生线性调频信号的直接频率合成方法，基于一小数分频逻辑电路和一程序处理器，包括以下步骤设置目标本振调频相关参数；在程序处理器中进行小数分频比迭代运算；通过迭代计算获取拟合样本数据并计算多项式拟合系数；每一次修改目标本振调谐相关参数，程序处理器均进行一次迭代及拟合系数运算，并将起始小数分频比数据、步进控制时钟周期数、非线性修正系数送入小数分频逻辑电路；在启动调谐后的每一个步进时钟周期数内，小数分频逻辑电路由目标本振时钟信号驱动，小数分频比运算逻辑根据非线性修正系数和记录的当前步进次数计算出步进后的小数分频比数据，当满足步进条件时送至小数分频调制逻辑中。
- 一种高稳定度低功耗片上OSC电路-201710110975.3
- 张文杰;杨凤;谢亮;金湘亮 - 江苏芯力特电子科技有限公司
- 2017-02-28 - 2017-06-20 - H03L7/24
- 本发明公开了一种高稳定度低功耗片上OSC电路，所述充放电电路，由电流源对电容进行充放电，开关管控制电容的充放电；所述控制电路，将所述充放电电路输出的电平状态进行转换，产生振荡器最终的输出信号，所述振荡器输出信号又控制所述充放电电路中开关管的开关；本发明电路结构简单，功耗低，能够实现输出振荡功能；所述电流源由共源共栅电流镜来镜像电流，因此产生的电流I1、I2稳定度高，从而使得OSC电路的振荡频率稳定；所述NMOS管M13为去耦电容，可以稳定电源电压，使得产生的电流稳定，同时提高OSC电路的振荡频率稳定性，噪声低；本发明省去了原有技术中的比较器和控制部分，而采用反相器、二输入或非门和RS触发器，占用芯片面积小。
- 半导体集成电路-201310114476.3
- 多木良孝 - 瑞萨电子株式会社
- 2013-03-25 - 2017-06-09 - H03L7/24
- 本发明涉及半导体集成电路。在中心扩展的SSCG中，在上扩展和下扩展侧精确诊断操作状态，同时使诊断电路产生的噪声对SSCG所输出的时钟频率的影响最小化。产生以通过输入参考时钟频率乘以预定数字而获得的频率为中心的中心扩展调制时钟的SSCG被配置为包括相位比较器、VCO以及由分频器和分频比调制电路形成的调制电路。分频比调制电路向分频器提供在预定乘数以上和以下调制的分频比，并且输出被包括为扩展方向标识信号的量级关系。诊断电路包括对经调制时钟进行计数的计数器，并且基于扩展方向标识信号在上扩展或下扩展周期中执行计数操作。基于针对预定周期而计数的值，例如针对存在或不存在故障而对SSCG的操作状态进行诊断。
- 一种实现DDS幅度调制输出的方法及电路-201410176015.3
- 司朝良;钟凌惠 - 山东交通学院
- 2014-04-24 - 2017-03-01 - H03L7/24
- 本发明的实现DDS幅度调制输出的方法，包括a.选取DDS；b.选取并行接口的DAC；c.选取并行锁存器，锁存器输出端与DAC数据输入端相连；d.电阻RS串接在DAC输出和DDS的DAC Rset之间；e.用MCU控制DDS和锁存器。本发明的实现DDS幅度调制输出的电路，包括MCU、DDS、DAC和电阻RS，特征在于包括锁存器；锁存器输入端通过并行接口与MCU相连，输出端通过并行接口连接到DAC输入端；MCU经过锁存器缓冲控制DAC输出电压的变化，引起DDS片内DAC满量程电流变化，实现DDS的调幅输出。本发明利用DAC实现了对DDS输出信号的精确幅度调制。
- 用于控制抖动和/或相位噪声的注入锁定振荡器和方法-201610841662.0
- J·查特文 - 索尼公司
- 2016-08-05 - 2017-02-22 - H03L7/24
- 本文公开用于控制抖动和/或相位噪声的注入锁定振荡器和方法的各种方面.根据实施例，注入锁定振荡器包含一个或多个电路，所述一个或多个电路被配置为：从注入锁定振荡器的一个或多个增益级接收一对互补的相位输出信号.一个或多个电路可被配置为接收一个或多个开关信号。通过使用所接收的一个或多个开关信号来短路所接收的一对互补的相位输出信号。所述短路减少注入锁定振荡器的输入信号与输出信号之间的相位差。
- 一种非2的整次幂的数字正余弦频率合成器及其合成方法-201210256361.3
- 贾学卿 - 深圳格兰泰克科技有限公司
- 2012-07-24 - 2017-02-08 - H03L7/24
- 本发明公开了一种非2的整次幂的数字正余弦频率合成器及其合成方法，首先计算波形存储器表格容量；相位累加器在“全长”、“半长”、“1/4长”、“1/8长”情况下进行累加，每次累加数值为K；象限累加器使得T＝0、1、2、3；根据相位累加器及象限累加器的数值累加结果，从波形存储器中读取出合成的正余弦信号；波形存储器表格基本地址长度为Fs/DF。本发明仅要求主时钟频率是输出频率步进值的整倍数，并且没有频率误差，波形幅度误差只受数值位宽影响而不受相位字位宽截取的影响；相位圆周上的相位点数不需要是2的整次幂，减小了相位字的冗余度及查表的容量，增加了直接数字频率合成器输出频率的灵活性，拓宽了直接数字频率合成器应用范围。
- 基于阶跃恢复二极管的雷达时钟倍频器-201620500049.8
- 舒伟 - 成都远望科技有限责任公司
- 2016-05-25 - 2016-12-07 - H03L7/24
- 本实用新型公开了一种基于阶跃恢复二极管的雷达时钟倍频器，包括偏置电路、阶跃管脉冲发生器、放大电路和带通滤波电路，所述偏置电路的信号输入端作为整个雷达时钟倍频器的信号输入端，所述偏置电路的信号输出端与所述阶跃管脉冲发生器的信号输入端连接，所述阶跃管脉冲发生器的信号输出端与所述放大电路的信号输入端连接，所述放大电路的信号输出端与所述带通滤波电路的信号输入端连接，所述带通滤波电路的信号输出端作为整个雷达时钟倍频器的信号输出端。本实用新型提高了时钟信号质量，提高了雷达数字接收机信号处理性能，降低了硬件成本，增强了系统稳定性与抗干扰性能，降低系统调试难度。
- 一种数字直接频率合成器-201310019467.6
- 刘马良;朱樟明;郭旭龙;杨银堂 - 西安电子科技大学
- 2013-01-18 - 2016-11-30 - H03L7/24
- 本发明提供一种数字直接频率合成器，包括：串行接口、静态内存、第一复用器、核处理器、数模转换器、控制逻辑以及第二复用器；其中，所述串行接口的第一方向的输出端与所述静态内存的输入端连接；所述静态内存的输出端与所述第一复用器的第一输入端连接；所述第一复用器的第二输入端与所述控制逻辑连接，所述第一复用器的输出端与所述核处理器连接；所述核处理器通过一乘法器与所述数模转换器连接；所述第二复用器的第一输入端与所述静态内存连接，所述第二复用器的第二输入端与所述控制逻辑连接；所述控制逻辑还与所述串行接口连接。本发明的方案具有较高的输出带宽和较好的杂散抑制特性。
- 振荡器自动校准装置及其校准方法-201210526391.1
- 郑晓;余振强;杨家奇;史丹宁 - 中芯国际集成电路制造（上海）有限公司
- 2012-12-07 - 2016-11-23 - H03L7/24
- 本发明揭示了一种振荡器自动校准装置，包括振荡器单元，所述振荡器单元输出一振荡信号；检测单元，所述检测单元接收一比较信号和所述振荡信号，通过比较所述比较信号和所述振荡信号，得到一对比信号，并输出所述对比信号；检索单元，所述检索单元具有一标准对比信号与校准控制字关系对照表，当所述检索单元接收到所述对比信号时，所述检索单元查找所述标准对比信号与校准控制字关系对照表，得到一校准控制字，并输出所述校准控制字给所述振荡器单元，使所述振荡信号得到校准。本发明还揭示了该装置的自动校准方法。本发明的振荡器自动校准装置能够高效率地校准振荡器的频率。
- 宽覆盖的并行形式DDS的实现装置-201410594647.1
- 陆骁璐;吕华平 - 江苏绿扬电子仪器集团有限公司
- 2014-10-29 - 2016-06-01 - H03L7/24
- 本发明属于频率合成技术领域，本发明的宽覆盖的并行形式DDS的实现装置，其采用内部结构并行方式，包括两个相位累加器、两个正弦查找表ROM、选择器、DAC、LPF模块，同时把频率控制字送入A、B两路的相位累加器中，两路相位累加器的输出再送入正弦查找表ROM分别进行查表，然后把两个正弦查找表ROM输出的二进制幅度序列送入二选一数据选择器后在时钟控制下分时交错输出，累加器、正弦查找表和数据选择器工作的参考时钟频率是fc，两路信号经过选择器后合为一路送到数模转换器DAC，DAC的参考时钟频率则为2fc。本发明的并行DDS可以有效地拓展DDS的输出带宽。
- 针对DDS杂散提出的抖动注入系统-201410593162.0
- 陆骁璐;吕华平 - 江苏绿扬电子仪器集团有限公司
- 2014-10-29 - 2016-06-01 - H03L7/24
- 本发明属于数据处理领域，尤其涉及一种针对DDS杂散提出的抖动注入系统。本发明的针对DDS杂散提出的抖动注入系统，注入系统采用相位随机抖动注入方式，其包括相位累加器、相位随机抖动序列、加法器、正弦查找表ROM、DAC,相位累加器、相位随机抖动序列通过加法器与正弦查找表ROM连接，相位累加器输出的相位控制字通过该加法器与相位随机抖动发生器输出的随机序列相加得到一个新的随机序列，然后将这个新的序列作为地址送入正弦查找表ROM进行寻址。坏杂散周期性的一个方法是是在DDS的相位控制字或正弦查找表ROM的输出中加入随机抖动序列，进而使DDS在输出频谱上得到改善。
- 串联型多相相位累加器-201410773909.0
- 黄光明;程振洪;严剑桥 - 华中师范大学
- 2014-12-15 - 2015-04-01 - H03L7/24
- 本发明公开了一种串联型多相相位累加器, 该多相相位累加器包括1个相位累加器、N-1个相位加法器、N个D触发器阵列、N-2个1级D触发器阵列，1个流水线D触发器阵列；第一相位加法器至第N-1相位加法器与相位累加器依次串联；所述相位累加器和N-1个相位加法器分别连接N个D触发器阵列中一个对应的D触发器阵列；所述流水线D触发器阵列用于接收频率控制字；所述N-2个1级D触发器阵列与流水线D触发器阵列依次串联；所述流水线D触发器阵列的输出与第一相位加法器相连；所述N-2个1级D触发器阵列的输出依次与第二相位加法器相连至第N-1相位加法器对应连接。本发明改变了传统分相存储相位累加器的设计，能够有效地降低资源占用率。
- 一种时钟信号发生方法及系统-201410629710.0
- 王亨勇;卢峥;宋方伟;张京 - 绵阳市维博电子有限责任公司
- 2014-11-10 - 2015-03-25 - H03L7/24
- 本发明公开了一种时钟信号发生方法及系统，该方法包括，生成初始时钟信号，并通过对初始时钟信号的分析得到预设个数的谐波的谐波次数、谐波幅值以及谐波相位，然后预设个数的谐波信号发生器对应接收上位机发送的谐波频率控制字以及谐波相位偏移控制字，对应生成每一路初始谐波时钟信号；预设个数的谐波幅度控制器对应接收上位机发送的谐波幅值控制字，对初始谐波时钟信号进行幅度调整，对应生成每一路的谐波时钟信号，使得各路谐波时钟信号与离散时钟信号各路谐波的频率、幅值均相同，并且相位相差180度，通过幅度值相消，达到了消除谐波的目的，有效抑制了DAC非线性特性导致其输出信号中含有基波频率的谐波分量，提高了DDS输出时钟信号的频谱纯度。
- 一种线性度可控的线性调频信号产生方法-201410536143.4
- 王栋;由法宝;任亚欣;刘洪升;张春荣;余铁军;饶瑞楠;曹义 - 西安电子工程研究所
- 2014-10-13 - 2015-01-21 - H03L7/24
- 本发明涉及一种线性度可控的线性调频信号产生方法，使用数字拟合的方式产生线性调频信号，线性度可以准确的预知，具有较高的设计一致性，对外部环境的抗干扰能力较强，而且产生的线性调频信号的线性度可以用相位控制编码进行修正和微调，对数据的存储和读取较DAC技术要求较低具有很好的工程实现能力。本发明方法与模拟方式产生线性调频信号相比具有灵活、准确、方便和应用范围广的优点。能够很好的满足对高线性度线性调频信号应用的各种场合。特别是其具有线性度修正功能，使得应用更加可靠方便，具有模拟方式所无法匹敌的优点。
- 一种基于直接数字频率合成的信号发生装置-201420185331.2
- 施文灶;王平;黄晞 - 福建师范大学
- 2014-04-16 - 2015-01-21 - H03L7/24
- 本实用新型涉及一种基于直接数字频率合成的信号发生装置。装置由微处理器、直接数字频率合成模块、输出调理电路和液晶触摸屏组成，直接数字频率合成模块和液晶触摸屏分别与微处理器相连，输出调理电路和直接数字频率合成模块相连,输出调理电路由低通滤波器、幅度控制电路和功率放大电路组成，低通滤波器和功率放大电路分别与幅度控制电路相连。本实用新型的有益效果是：系统成本较低，可以广泛应用于生产实践、科学研究和教学实验等许多领域。
- 采用亚倍频程带通滤波器的射频DDS信号源-201320736655.6
- 陈永泰;黄杨;陈亮;程龙;孙长景;唐静;王志明;臧滨;张静 - 武汉理工大学
- 2013-11-20 - 2014-05-14 - H03L7/24
- 本实用新型公开了一种采用亚倍频程带通滤波器的射频DDS信号源，其主要由DDS模块、控制模块、分波段数控开关、亚倍频程滤波器、固定增益放大器和数控衰减器组成。在控制模块的控制下，DDS模块产生频率范围为50MHz～400MHz的射频信号，通过分波段数控开关选择四路亚倍频程带通滤波器中的一路滤波器滤除杂散，再经过固定增益放大器、数控衰减器和缓冲放大处理后输出。本实用新型采用四路亚倍频程带通滤波器代替现行普遍采用的低通滤波器，滤除DDS信号源输出的倍频谐波分量。其滤除效果优于低通滤波器，极大的改善了输出信号的频谱特性，很好的降低了边带寄生分量并增大了输出幅度的动态范围。
- 在无频率过冲的情况下使从振荡器注入锁定到主振荡器-201280043545.X
- A·拉古纳坦;M·佩德拉利-诺伊;S·瓦德瓦 - 高通股份有限公司
- 2012-08-01 - 2014-05-14 - H03L7/24
- 一种注入锁定振荡器电路包括主振荡器、从振荡器和注入锁定控制电路。从振荡器与主振荡器去耦合（例如，由于解锁状况）。当从振荡器自由运行时，对其振荡频率进行调整（例如，根据电源电压）。在某一时间量之后，从振荡器被重新锁定到主振荡器（例如，由于解锁状况不再存在）。使从振荡频率稍低于主振荡频率。然后，仅在检测到主振荡器输出信号和从振荡器输出信号之间的反相状况时才使从振荡器重新耦合到主振荡器。通过仅在反相状况期间使从振荡器重新耦合到主振荡器，避免了否则如果在同相状况期间进行重新耦合则会发生的从振荡频率中的频率过冲。
- OSC频率自动校准电路及自动校准方法-201210289181.5
- 雷冬梅;赵锋;张爱东 - 上海华虹宏力半导体制造有限公司
- 2012-08-14 - 2014-03-12 - H03L7/24
- 发明公开了一种OSC频率自动校准电路，包括：参数发生器，OSC电路，频率误差检测电路，校准结束判断电路，参数加减控制电路。频率误差检测电路连接有参考时间窗口信号和中心频率指示信号，并根据参考时间窗口信号和中心频率指示信号对时钟信号进行频率误差检测并计算出频率误差值。校准结束判断电路判断频率自动校准是否结束以及成功或失败。当校准未结束时，参数加减控制电路输出一参数加减控制信号到参数发生器并对控制参数进行调节，调节的幅度和频率误差值成正比。本发明公开了一种OSC频率自动校准电路的自动校准方法。本发明电路检测原理简单，电路面积小。本发明参数的调整和频率误差值成正比，能加快校准速度。
- 基于直接数字式频率合成的信号发生电路-201320403610.7
- 余成;吴文辉 - 东莞市路晨电子科技有限公司
- 2013-07-08 - 2014-03-05 - H03L7/24
- 本实用新型公开了一种基于直接数字式频率合成的信号发生电路，包括：中央控制电路、DDS芯片及滤波电路，所述DDS芯片与所述中央控制电路连接、用于接收所述中央控制电路的控制信号并根据所述控制信号生成相应频率的模拟信号，所述滤波电路与所述DDS芯片连接、用于对所述模拟信号进行滤波处理。与现有技术相比，本实用新型基于直接数字式频率合成的信号发生电路包括依次连接的中央控制电路、DDS芯片和滤波电路，工作时，中央控制电路向DDS芯片发送控制信号，DDS芯片根据接收到的控制信号合成一定频率的模拟信号并发送至滤波电路，由滤波电路对该模拟信号进行滤波处理就可以得到平滑的模拟信号，故电路结构简单、节省了元器件从而降低了成本。
- 专利分类
