[发明专利]自对准接触制造方法有效
| 申请号： | 201410584842.6 | 申请日： | 2014-10-27 |
| 公开（公告）号： | CN105632921B | 公开（公告）日： | 2019-07-02 |
| 发明（设计）人： | 秦长亮;殷华湘;李俊峰;赵超 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/68;H01L21/768 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种自对准接触制造方法，包括：在衬底上的第一层间介质层中形成栅极开口；在栅极开口中形成金属栅极；在金属栅极以及第一层间介质层上形成第二层间介质层；在第二层间介质层上形成位于金属栅极上方的掩模图形；以掩模图形为掩模，依次刻蚀第二层间介质层和第一层间介质层，直至暴露衬底，形成自对准的源漏接触孔。依照本发明的自对准接触制造方法，不对金属栅极凹陷而是直接在其顶部形成保护层，能有效适当放宽关键尺寸和重叠大小的限制，提高了对工艺波动的稳定性和器件可靠性，降低了制造成本和工艺难度。 | ||
| 搜索关键词： | 对准 接触 制造 方法 | ||
【主权项】：
1.一种自对准接触制造方法，包括：在衬底上的第一层间介质层中形成栅极开口，栅极开口的侧壁具有栅极侧墙；在栅极开口中形成金属栅极，与第一层间介质层顶部齐平；在金属栅极以及第一层间介质层上形成第二层间介质层，第二层间介质层直接接触金属栅极和第一层间介质层的顶部；在第二层间介质层上形成位于金属栅极上方的掩模图形，垂直于衬底方向上掩模图形的侧壁与栅极侧墙的外侧壁齐平；以掩模图形为掩模，依次刻蚀第二层间介质层和第一层间介质层，直至暴露器件的源漏极区域，形成直接暴露栅极侧墙侧壁的自对准的源漏接触孔，掩模图形、第二层间介质层、栅极侧墙三者外侧壁齐平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410584842.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
