[发明专利]CMOS器件及其制造方法有效
| 申请号: | 201410568946.8 | 申请日: | 2014-10-22 |
| 公开(公告)号: | CN105529327B | 公开(公告)日: | 2019-03-15 |
| 发明(设计)人: | 殷华湘;杨红;张严波 | 申请(专利权)人: | 中国科学院微电子研究所 |
| 主分类号: | H01L27/092 | 分类号: | H01L27/092;H01L21/8238 |
| 代理公司: | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人: | 陈红 |
| 地址: | 100029 *** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种CMOS器件,包括多个NMOS和多个PMOS,每个NMOS以及每个PMOS均包括在衬底上的由栅极绝缘层和栅极金属层构成的栅极堆叠、衬底中栅极堆叠两侧的源漏区、以及栅极堆叠下方的沟道区,其中,每个NMOS的栅极金属层包括第一阻挡层、NMOS功函数调节层、第二阻挡层、以及填充层,每个PMOS的栅极金属层包括第一阻挡层、第二阻挡层以及填充层。依照本发明的半导体器件及其制造方法,在PMOS区域中以较厚的顶部阻挡层作为PMOS功函数调节层,简化了PMOS器件金属栅堆叠结构,提高了超短取代栅中金属栅的填充率,极大提高短栅长下MG的CMOS应用性。 | ||
| 搜索关键词: | cmos 器件 及其 制造 方法 | ||
【主权项】:
1.一种CMOS器件,包括多个NMOS和多个PMOS,每个NMOS以及每个PMOS均包括在衬底上的由栅极绝缘层和栅极金属层构成的栅极堆叠、衬底中栅极堆叠两侧的源漏区、以及栅极堆叠下方的沟道区,其中,每个NMOS的栅极金属层由第一阻挡层、第一刻蚀阻挡层、NMOS功函数调节层、第二阻挡层、以及填充层构成,每个PMOS的栅极金属层由第一阻挡层、第二刻蚀阻挡层、第二阻挡层以及填充层构成,第二刻蚀阻挡层的厚度为第一刻蚀阻挡层的厚度的1/2~1/5。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410568946.8/,转载请声明来源钻瓜专利网。
- 上一篇:埋入式DRAM器件及其形成方法
- 下一篇:半导体装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





