[发明专利]具有零延迟的旁路多路复用器的触发器有效
| 申请号： | 201410363202.2 | 申请日： | 2014-07-28 |
| 公开（公告）号： | CN104348449B | 公开（公告）日： | 2019-08-06 |
| 发明（设计）人： | C.韦尔斯;M.伯津斯;金珉修 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H03K5/135 | 分类号： | H03K5/135 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 邵亚丽 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 示例性实施例会公开一种插入零延迟的旁路多路复用器的触发器电路，其包括：主电路，其被配置为接收数据输入、输入时钟信号以及旁路信号，并且向第一节点输出中间信号；以及从电路，其被配置为接收在第一节点处的中间信号、输入时钟信号以及旁路信号，并且输出一输出时钟信号。旁路信号控制从电路基于旁路信号的逻辑电平输出经缓冲的输入时钟信号和拉伸时钟信号之一作为该输出时钟信号。 | ||
| 搜索关键词： | 有零 延迟 旁路 多路复用 触发器 | ||
【主权项】：
1.一种插入零延迟的旁路多路复用器的触发器电路，包括：主电路，其被配置为接收数据输入、输入时钟信号以及旁路信号，并且向第一节点输出中间信号；以及从电路，其被配置为接收旁路信号和同时接收输入时钟信号，以及接收在第一节点处的中间信号，并且输出一输出时钟信号，其中，响应于所述旁路信号的逻辑电平被设置为高，所述主电路被禁用，强迫中间信号为逻辑高，输入时钟信号被缓冲，并且从所述从电路输出经缓冲的输入时钟信号作为输出时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410363202.2/，转载请声明来源钻瓜专利网。
- 上一篇：用于喷墨的设备及方法
- 下一篇：六足系统
