[发明专利]制备半导体结构以及相关器件的方法无效
申请号: | 201410033335.3 | 申请日: | 2014-01-23 |
公开(公告)号: | CN104051268A | 公开(公告)日: | 2014-09-17 |
发明(设计)人: | 约瑟夫·叶季纳科;理查德·斯托克斯;苏亨杜·德布·罗伊;史蒂文·萨普 | 申请(专利权)人: | 飞兆半导体公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/06;H01L29/78 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 余刚;李静 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明描述了制备半导体结构、功率半导体器件及屏蔽栅极MOSFET器件的方法。制备半导体结构的方法包括:提供半导体衬底;在所述衬底上提供外延层,所述外延层包括底部和上部,所述底部包含在整个所述底部上基本上恒定的第一浓度的第一导电型掺杂物,所述上部包含具有比所述第一浓度低的第二浓度的第一导电型掺杂物;在所述外延层中提供沟槽;在所述沟槽中形成晶体管结构;以及在与所述沟槽相邻的所述外延层的所述上部形成阱区,所述阱区包含与所述第一导电型相反的第二导电型掺杂物。还描述了其他实施例。 | ||
搜索关键词: | 制备 半导体 结构 以及 相关 器件 方法 | ||
【主权项】:
一种制备半导体结构的方法,包括:提供半导体衬底;在所述衬底上提供外延层,所述外延层包括:底部,所述底部包含在整个所述底部上的具有基本上恒定的第一浓度的第一导电型掺杂物;上部,所述上部包含具有比所述第一浓度低的第二浓度的第一导电型掺杂物;在所述外延层中提供沟槽;在所述沟槽中形成晶体管结构;以及在所述外延层的所述上部中与所述沟槽相邻地形成阱区,所述阱区包含与所述第一导电型相反的第二导电型掺杂物。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞兆半导体公司,未经飞兆半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410033335.3/,转载请声明来源钻瓜专利网。
- 上一篇:一种输出双路的恒流LED驱动电路
- 下一篇:可增加加热范围的电磁感应加热装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造