[发明专利]具有SDRAM接口的DRAM、混合闪存存储器模块有效
| 申请号： | 201380069806.X | 申请日： | 2013-03-27 |
| 公开（公告）号： | CN105027092B | 公开（公告）日： | 2018-01-30 |
| 发明（设计）人： | 植松裕;村冈谕;大坂英树;柴田正文;福村裕佑;渡边聪;柿田宏;出居昭男;上野仁;尾野孝之;宫川贵志;内藤伦典;隅仓大志;福田裕一 | 申请（专利权）人： | 株式会社日立制作所 |
| 主分类号： | G06F12/06 | 分类号： | G06F12/06;G06F12/00;G11C5/00 |
| 代理公司： | 北京银龙知识产权代理有限公司11243 | 代理人： | 曾贤伟,范胜杰 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在将作为高速存储器的DRAM和作为比DRAM低速但却是能够大容量化的非易失性存储器的闪存搭载于DIMM时，为了使CPU存储器总线处理量最大化，而部件配置就会成为问题。因此，本公开的存储器模块(DIMM)将存储器控制器配置于靠近插口端子一侧，将作为高速存储器的DRAM配置于其背面。将作为大容量存储器的闪存配置于远离插口端子的一侧。 | ||
| 搜索关键词： | 具有 sdram 接口 dram 混合 闪存 存储器 模块 | ||
【主权项】：
一种存储器模块，其特征在于，所述存储器模块具有：基板，其具有第一边以及与第一边对置的第二边；多个外部端子，其配置于所述基板的所述第一边侧的表面以及背面；第一存储器控制器；高速存储器；以及非易失性存储器，所述第一存储器控制器和所述高速存储器相对于所述基板分别配置于相反侧，所述非易失性存储器配置于比所述第一存储器控制器或者所述高速存储器靠近所述第二边的位置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所，未经株式会社日立制作所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380069806.X/，转载请声明来源钻瓜专利网。
- 上一篇：用于多分支数字总线的方法和装置
- 下一篇：中断驱动硬件随机数产生器
