[发明专利]具有SDRAM接口的DRAM、混合闪存存储器模块

说明书

技术领域

本发明涉及一种存储器模块，例如能够适用于混合了非易失性存储器与易失性存储器的存储器模块。

背景技术

在服务器等领域中，面向大数据时代，以数据库(DB)的形式高速地访问大容量数据的需求正在增加。由DRAM(Dynamic Random Access Memory，动态随机存取存储器)构成的主存储装置的大容量化趋势还存在三维存储器封装技术(TSV)的落后，无法满足上述需求。并且，DRAM与作为辅助存储装置的SAS(Serial Attached SCSI，串行连接方式的SCSI)连接的SSD(Solid State Drive，固态驱动器)或者与HDD(Hard Disk Drive，硬盘驱动器)的处理量(等待时间)之间存在10⁶左右的差。

因此，具有DRAM与SAS连接的SSD(SAS-SSD)之间的响应速度的PCI(Peripheral Component Interconnect Express，外设部件互连标准)连接的SSD(PCI-SSD)被产品化，并预测其市场将会增加。

完成本发明之后进行了现有技术调查，结果提取出专利文献1作为关联技术。在专利文献1中公开了如下FBDIMM(Fully Buffered DIMM，全缓冲DIMM)：将闪存与DRAM搭载于不同的DIMM(Dual Inline Memory Module，双列直插内存模块)，经由搭载于各模块的串行传输用的缓冲元件以串行传输系统的菊花链(daisy chain)形式将其连接而成的FBDIMM。存储器控制器按照FBDIMM信号传输协议，将串行化了的控制信号、地址信号以及写入数据信号发送给DIMM，从DIMM接收串行化了的读出数据信号。

现有技术文献

专利文献1：日本特表2010-524059号公报

发明内容

发明要解决的课题

虽说PCI-SSD的处理量比SAS-SSD的处理量提升了，但DRAM与PCI-SSD的处理量存在10³的差。对于处理大数据的服务器等信息处理装置的运算能力而言，数据的读入处理量是瓶颈。为了进一步提升性能，而研究了在处理带宽最大的CPU存储器总线上搭载廉价的大容量存储器。结果本发明的发明者们发现存在以下的问题。

即，在将作为高速存储器的DRAM和作为比DRAM低速但却是大容量存储器的闪存搭载于DIMM时，为了使CPU存储器总线处理量最大化，而搭载部件的配置就会成为问题。

由于解决课题的手段

对本公开中代表性的内容概要进行简单说明的话，其内容如下。

即，存储器模块在靠近DIMM用插口端子(socket terminal)一侧的表面配置多个存储器控制器，在其背面配置多个高速存储器。将多个非易失性存储器配置于远离DIMM用插口端子一侧。

发明效果

根据上述存储器模块，能够提升CPU存储器总线处理量。

附图说明

图1是表示实施例涉及的服务器的结构的图。

图2是实施例涉及的存储器模块的框图。

图3A是表示SDRAM存储器模块的结构的图。

图3B是表示SDRAM存储器模块表面的端子配置的图。

图3C是表示SDRAM存储器模块背面的端子配置的图。

图3D是表示SDRAM存储器模块的端子的功能等的图。

图4A是实施例涉及的混合存储器模块的详细框图。

图4B是实施例涉及的地址用存储器控制器的框图。

图4C是实施例涉及的数据用存储器控制器的框图。

图4D是实施例涉及的数据用存储器控制器的输入输出缓冲部的框图。

图4E是表示实施例涉及的混合存储器模块的一部分的框图。

图5是表示实施例涉及的混合存储器模块的地址空间的图。

图6是表示实施例涉及的混合存储器模块的部件配置的图。

图7是表示搭载于实施例涉及的混合存储器模块的存储器控制器的球形触点配置的图。

图8A是表示SDRAM的端子配置的图。

图8B是表示SDRAM的端子的功能等的图。

图9是表示实施例涉及的混合存储器模块的信号传输路径的图。

图10是表示变形例1涉及的混合存储器模块的部件配置的图。

图11是表示变形例2涉及的混合存储器模块的部件配置的图。