[发明专利]具有SDRAM接口的DRAM、混合闪存存储器模块有效
申请号: | 201380069806.X | 申请日: | 2013-03-27 |
公开(公告)号: | CN105027092B | 公开(公告)日: | 2018-01-30 |
发明(设计)人: | 植松裕;村冈谕;大坂英树;柴田正文;福村裕佑;渡边聪;柿田宏;出居昭男;上野仁;尾野孝之;宫川贵志;内藤伦典;隅仓大志;福田裕一 | 申请(专利权)人: | 株式会社日立制作所 |
主分类号: | G06F12/06 | 分类号: | G06F12/06;G06F12/00;G11C5/00 |
代理公司: | 北京银龙知识产权代理有限公司11243 | 代理人: | 曾贤伟,范胜杰 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 sdram 接口 dram 混合 闪存 存储器 模块 | ||
1.一种存储器模块,其特征在于,
所述存储器模块具有:
基板,其具有第一边以及与第一边对置的第二边;
多个外部端子,其配置于所述基板的所述第一边侧的表面以及背面;
第一存储器控制器;
高速存储器;以及
非易失性存储器,
所述第一存储器控制器和所述高速存储器相对于所述基板分别配置于相反侧,
所述非易失性存储器配置于比所述第一存储器控制器或者所述高速存储器靠近所述第二边的位置。
2.根据权利要求1所述的存储器模块,其特征在于,
在所述第一存储器控制器的正背面配置有所述高速存储器。
3.根据权利要求2所述的存储器模块,其特征在于,
在所述第一存储器控制器和所述高速存储器各自的背面具有多个端子,使所述第一存储器控制器的背面与所述高速存储器的背面一致时,在相同位置配置有所述多个端子,相同位置的端子为相同功能的端子。
4.根据权利要求3所述的存储器模块,其特征在于,
所述第一存储器控制器的端子间距为所述高速存储器的端子间距的一半。
5.根据权利要求4所述的存储器模块,其特征在于,
所述多个端子分别是球形触点。
6.根据权利要求5所述的存储器模块,其特征在于,
所述非易失性存储器配置于所述基板的两面。
7.根据权利要求1所述的存储器模块,其特征在于,
分别具有多个所述第一存储器控制器、所述高速存储器以及所述非易失性存储器,所述第一存储器控制器的个数与所述高速存储器的个数相同。
8.根据权利要求7所述的存储器模块,其特征在于,
所述高速存储器以及所述第一存储器控制器的个数分别是9个。
9.根据权利要求8所述的存储器模块,其特征在于,
所述存储器模块还具有第二存储器控制器,
所述存储器模块还具有:沿着所述第一边配置有5个所述第一存储器控制器的第一组、以及沿着所述第一边配置有4个所述第一存储器控制器的第二组,
所述第二存储器控制器配置于所述第一组与所述第二组之间。
10.根据权利要求9所述的存储器模块,其特征在于,
所述非易失性存储器配置于所述基板的两面。
11.一种存储器模块,其特征在于,
所述存储器模块具有:
基板,其具有第一面以及作为与第一面相反的面的第二面;
外部连接端子,其配置于所述基板的一端、且配置于所述基板的所述第一面以及第二面;
多个第一存储器控制器,其配置于所述基板的所述第一面;
多个高速存储器,其配置于所述基板的所述第二面;以及
多个非易失性存储器,
所述多个非易失性存储器配置于比所述多个第一存储器控制器或者所述多个高速存储器远离所述端子的位置。
12.根据权利要求11所述的存储器模块,其特征在于,
在所述多个第一存储器控制器的正背面配置有所述多个高速存储器。
13.根据权利要求12所述的存储器模块,其特征在于,
在所述第一存储器控制器和所述高速存储器各自的背面具有多个端子,使所述第一存储器控制器的背面与所述高速存储器的背面一致时,在相同位置配置有所述多个端子,相同位置的端子为相同功能的端子。
14.根据权利要求13所述的存储器模块,其特征在于,
所述第一存储器控制器的端子间距为所述高速存储器的端子间距的一半。
15.根据权利要求14所述的存储器模块,其特征在于,
所述非易失性存储器配置于所述基板的两面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所,未经株式会社日立制作所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380069806.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于多分支数字总线的方法和装置
- 下一篇:中断驱动硬件随机数产生器