[发明专利]用于减少应力半导体化合物中的穿透位错的外延技术

摘要

提供了一种用于制造半导体结构的解决方案。该半导体结构包括使用一组外延生长周期生长在基板上的多个半导体层。在每个外延生长周期期间，生长具有拉伸应力或压缩应力中的一个的第一半导体层，然后直接在第一半导体层上生长具有拉伸应力或压缩应力中的另一个的第二半导体层。一组生长条件中的一个或多个、一层或两层的厚度、和/或层之间的晶格失配，可以被配置成在层之间的界面的最小百分比内产生目标级别的压缩和/或拉伸应力。

主权项

1.一种制造半导体结构的方法，该方法包括：使用一组外延生长周期在基板上生长多个半导体层，其中每个外延生长周期包括：外延生长具有拉伸应力或压缩应力中的一个的第一半导体层；和直接在第一半导体层上外延生长具有拉伸应力或压缩应力中的另一个的第二半导体层，其中所述第一半导体层和第二半导体层由含铝的III‑V族材料形成，其中所述第一半导体层的所述III‑V族材料中的铝的摩尔份数和所述第二半导体层的所述III‑V族材料中的铝的摩尔份数差出不大于约百分之五，其中用于第一半导体层和第二半导体层的一组生长条件之间的差异导致第一半导体层和第二半导体层之间的界面的面积的至少百分之十具有剪应力，该剪应力大于在具有0.01％的晶格失配的两个III族氮化物半导体层之间存在的剪应力。