[发明专利]将CPU/GPU/逻辑芯片嵌入堆叠式封装结构的衬底的方法无效
| 申请号： | 201310556944.2 | 申请日： | 2013-11-11 |
| 公开（公告）号： | CN103811356A | 公开（公告）日： | 2014-05-21 |
| 发明（设计）人： | 翟军;亚伊普拉卡什·基帕尔卡蒂;尚塔努·卡尔丘里 | 申请（专利权）人： | 辉达公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/56 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 谢栒;董巍 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了将CPU/GPU逻辑芯片嵌入堆叠式封装结构的衬底的方法。本发明的实施例提供了其中低功率芯片可以邻近高功率芯片进行定位而不遭受过度加热的影响的IC系统。在一个实施例中，IC系统可以包括第一衬底、嵌入第一衬底内的高功率芯片、布置在第一衬底的第一侧面上的第二衬底，第一衬底和第二衬底彼此电通信，布置在第二衬底上的低功率芯片。在各实施例中，热分布层毗邻高功率芯片进行定位，使得由高功率芯片所生成的热量可以有效地耗散到附接到第一衬底的底层印刷电路板中，从而防止从高功率芯片到低功率芯片的传热。因此，延长了低功率芯片的寿命。 | ||
| 搜索关键词： | cpu gpu 逻辑 芯片 嵌入 堆叠 封装 结构 衬底 方法 | ||
【主权项】：
一种集成电路系统，包括：第一衬底；嵌入所述第一衬底内的高功率芯片；毗邻所述第一衬底的第一侧面布置的第二衬底，其中所述第一衬底和所述第二衬底彼此电通信；以及布置在所述第二衬底上的低功率芯片。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于辉达公司，未经辉达公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310556944.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
