[发明专利]将CPU/GPU/逻辑芯片嵌入堆叠式封装结构的衬底的方法

说明书

技术领域

本发明的实施例总地涉及集成电路芯片封装，并且更具体地，涉及具有高功率芯片和低功率芯片的堆叠式封装（POP）封装系统。

背景技术

随着电子工业的发展，存在对于具有经改进的性能的较小电子设备的渐增的需求。为了达到电子部件的较小占用面积（footprint）和较高集成密度，已经开发所谓的“堆叠式封装（POP）”技术。POP是用来利用在其之间路由信号的接口来将多个基于引线框的半导体封装垂直叠加在彼此上的三维封装技术。

最小化封装的厚度已是POP技术的成功实现方案的挑战，因为在包含在封装中的芯片和其他器件的热管理和器件的性能之间一般存在权衡。特别地，通过将IC封装的存储器芯片、无源器件和其他低功率部件尽可能地靠近IC封装中的中央处理单元（CPU）和其他高功率器件来放置，加速了在IC封装中的器件之间的通信并且降低了封装寄生。然而，已知由较高功率芯片所生成的热不利地影响定位在附近的存储器芯片和其它器件。因此，当并入单个IC封装时将存储器芯片和无源器件直接叠加在CPU或其它高功率芯片上或在CPU或其它高功率芯片下面不具有热可行性，因为这类配置必然限制高功率芯片的功率或者影响存储器芯片的性能。

如前述所示，本领域存在对于具有较大集成电路密度以及封装大小方面的相对应的降低的封装系统的需要。存在对于防止芯片之间的传热的垂直叠加中的高功率芯片和低功率芯片安排的进一步的需要。

发明内容

本发明的实施例阐述了其中一个或多个低功率芯片可以邻近高功率芯片进行定位而不遭受过度加热的影响的IC系统。在一个实施例中，IC系统包括嵌入第一封装衬底的高功率芯片，以及布置在定位在第一封装衬底上方的第二封装衬底上的低功率芯片以形成叠加。因为第一封装衬底的部分使所嵌入的高功率芯片与低功率芯片热绝缘，所以低功率芯片可以邻近高功率芯片进行定位而不被过度加热。在某些实施例中，毗邻高功率芯片的侧面定位薄的热分布层以将高功率芯片的热量散布到第一封装衬底中。在经模塑（molded）的POP封装系统中，第一封装衬底中的热量通过焊料球传送到用作IC系统的散热器的底层印刷电路板（PCB）。

本发明的一个优势在于，在同一IC系统中存储器芯片或其他低功率芯片可以紧密邻近嵌入封装衬底中的高功率芯片进行定位而不被高功率芯片过度加热。这类紧密邻近有利地降低了封装系统的总厚度，因此实现了较薄并且较轻电子设备。通过使热分布层毗邻高功率芯片布置，由高功率芯片所生成的热量可以有效地耗散到印刷电路板（PCB）中，这进一步防止从高功率芯片到低功率芯片的传热。因此，延长了低功率芯片的寿命。

附图说明

因此，可以详细地理解本发明的上述特征，并且可以参考实施例得到对如上面所简要概括的本发明更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅示出了本发明的典型实施例，因此不应被认为是对其范围的限制，本发明可以具有其他等效的实施例。

图1是根据本发明的一个实施例的、集成电路（IC）系统的示意性剖视图。

图2是根据本发明的另一个实施例的、具有毗邻高功率芯片布置以增加来自高功率芯片的热传递（thermal transmittance）的热分布机构的IC系统的示意性剖视图。

图3是根据本发明的又一个实施例的、具有毗邻高功率芯片布置以增加来自高功率芯片的热传递的热分布机构的IC系统的示意性剖视图。

为了清晰起见，同样的参考数字在适用的地方已经用来指明各图之间公共的同样的元件。应预期到的是，一个实施例的特征可以包含在其它实施例中而无需进一步陈述。

具体实施方式

图1是根据本发明的一个实施例的、集成电路（IC）系统100的示意性剖视图。IC系统100总地包括多个IC芯片和/或其它分立的微电子部件，并且配置为将所述芯片和部件电地和机械地连接到印刷电路板190。IC系统可以是垂直组合，即一个或多个高功率芯片101和一个或多个低功率芯片102、105的叠加配置，其中一个或多个低功率芯片102、105与一个或多个高功率芯片101热绝缘。因此，源自高功率芯片101的热量不显著影响低功率芯片102、105。