[发明专利]半导体缓冲结构、半导体器件和制造半导体器件的方法

摘要

本发明提供一种制造半导体器件的方法。所述方法包括：制备硅衬底；在硅衬底上形成缓冲层；以及在缓冲层上形成氮化物半导体层。缓冲层包括第一层、第二层和第三层。第一层包括AlxInyGa1-x-yN（0≤x≤1，0≤y≤1，0≤x+y≤1），并且其晶格常数（LP1）小于硅衬底的晶格常数（LP0）。第二层被形成在第一层上，其包括AlxInyGa1-x-yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且其晶格常数（LP2）大于第一层的晶格常数（LP1）并小于硅衬底的晶格常数（LP0）。第三层被形成在第二层上，其包括AlxInyGa1-x-yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且其晶格常数（LP3）小于第二层的晶格常数（LP2）。

主权项

一种制造半导体器件的方法，其包括步骤：制备硅衬底；在硅衬底上形成缓冲层；在缓冲层上形成氮化物半导体层，其中，缓冲层包括：第一层，其包括AlxInyGa1‑x‑yN（0≤x≤1，0≤y≤1，0≤x+y≤1），并且所述第一层的晶格常数（LP1）小于所述硅衬底的晶格常数（LP0）；形成在所述第一层上的第二层，其包括AlxInyGa1‑x‑yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且所述第二层的晶格常数（LP2）大于所述第一层的晶格常数（LP1）并小于所述硅衬底的晶格常数（LP0）；以及形成在所述第二层上的第三层，其包括AlxInyGa1‑x‑yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且所述第三层的晶格常数（LP3）小于所述第二层的晶格常数（LP2）。