[发明专利]半导体缓冲结构、半导体器件和制造半导体器件的方法

权利要求书

1.一种制造半导体器件的方法，其包括步骤：

制备硅衬底；

在硅衬底上形成缓冲层；

在缓冲层上形成氮化物半导体层，

其中，缓冲层包括：

第一层，其包括Al_xIn_yGa_1-x-yN（0≤x≤1，0≤y≤1，0≤x+y≤1），并且所述第一层的晶格常数（LP1）小于所述硅衬底的晶格常数（LP0）；

形成在所述第一层上的第二层，其包括Al_xIn_yGa_1-x-yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且所述第二层的晶格常数（LP2）大于所述第一层的晶格常数（LP1）并小于所述硅衬底的晶格常数（LP0）；以及

形成在所述第二层上的第三层，其包括Al_xIn_yGa_1-x-yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且所述第三层的晶格常数（LP3）小于所述第二层的晶格常数（LP2）。

2.权利要求1的制造半导体器件的方法，其中，所述第三层的晶格常数（LP3）等于或大于所述第一层的晶格常数（LP1）。

3.权利要求2的方法，其中，所述第三层的晶格常数（LP3）大于所述第一层的晶格常数（LP1）。

4.权利要求1的方法，其中，所述第三层的厚度被形成为使得发生晶格弛豫。

5.权利要求1的制造半导体器件的方法，其中，所述第二层具有沿着厚度方向增大的晶格常数分布，并且所述第三层的晶格常数小于所述第二层的晶格常数平均值。

6.权利要求5的制造半导体器件的方法，其中，所述第二层的晶格常数分布连续增大。

7.权利要求5的制造半导体器件的方法，其中，所述缓冲层还包括形成在所述第三层上的第四层，其包括Al_xIn_yGa_1-x-yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且所述第四层的晶格常数分布沿着厚度方向增大。

8.权利要求7的制造半导体器件的方法，其中，所述第四层具有与所述第二层相同的晶格常数。

9.权利要求1的制造半导体器件的方法，其中，所述缓冲层还包括形成在所述第三层上的第四层，其包括Al_xIn_yGa_1-x-yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且所述第四层的晶格常数（LP4）大于所述第二层的晶格常数（LP2）。

10.权利要求1的制造半导体器件的方法，其中，所述缓冲层还包括在所述第三层上由包括Al_xIn_yGa_1-x-yN（0≤x＜1，0≤y＜1，0≤x+y＜1）的材料形成的多层，其中所述多层当中的每一层的晶格常数都大于所述第三层的晶格常数（LP3），并且所述多层按照晶格常数的升序进行层叠。

11.权利要求1的制造半导体器件的方法，其中，所述硅衬底掺杂有掺杂剂。

12.权利要求11的制造半导体器件的方法，其中，所述掺杂剂包括B、Al、Mg、Ca、Zn、Cd、Hg和Ga中的至少一种。

13.权利要求11的制造半导体器件的方法，其中，将所述掺杂剂的掺杂浓度确定为使得所述硅衬底具有1Ωcm或更小的电阻率。

14.权利要求1的制造半导体器件的方法，其中，所述硅衬底包括：

主体部分；

围绕所述主体部分的边缘部分；以及

以随机结晶表面方向形成在所述边缘部分上的裂缝防止部分。

15.权利要求14的制造半导体器件的方法，其中，所述裂缝防止部分包括形成在所述边缘部分的顶表面上的电介质膜或不均匀部分。

16.权利要求14的制造半导体器件的方法，其中，通过在所述边缘部分的顶表面上执行离子注入来形成所述裂缝防止部分。

17.权利要求1的制造半导体器件的方法，其中，所述缓冲层对所述氮化物半导体层施加压应力。