[发明专利]半导体装置及其占空比校正方法

摘要

本发明提供一种半导体装置，包括占空比校正块和延迟锁定环。占空比校正块通过校正内部时钟的占空比来产生占空校正时钟、当延迟锁定环被复位时调整占空校正时钟的上升沿的相位、以及当延迟锁定环被锁定时调整占空校正时钟的下降沿的相位。延迟锁定环接收外部时钟以输出内部时钟，以及在占空比校正块调整占空校正时钟的上升沿的相位完成时将外部时钟延迟可变延迟量以输出内部时钟。

主权项

一种半导体装置的占空比校正方法，包括以下步骤：第一占空比校正步骤：当通过校正外部时钟的占空比而产生占空校正时钟时，调整所述占空校正时钟的上升沿的相位；延迟锁定步骤：响应于第一占空比校正结束信号，将所述外部时钟延迟可变延迟量，并且产生锁定的DLL时钟；以及第二占空比校正步骤：响应于DLL锁定信号，调整所述占空校正时钟的下降沿的相位，其中，当对所述占空校正时钟的上升沿的相位的调整完成时，所述第一占空比校正步骤产生所述第一占空比校正结束信号，以及当外部时钟的相位与反馈时钟的相位一致时，所述延迟锁定步骤产生DLL锁定信号。