[发明专利]具有掩埋沟道阵列的半导体装置的制造方法有效
| 申请号: | 201310148163.X | 申请日: | 2013-04-25 |
| 公开(公告)号: | CN103377905B | 公开(公告)日: | 2018-02-16 |
| 发明(设计)人: | 崔宰福;黄有商;金雅煐;李艺路;秦教英;洪亨善 | 申请(专利权)人: | 三星电子株式会社 |
| 主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/768 |
| 代理公司: | 中科专利商标代理有限责任公司11021 | 代理人: | 王波波 |
| 地址: | 韩国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种制造半导体装置的方法,包括在衬底中形成第一和第二平行场区,平行场区沿第一方向延伸;分别在衬底中形成的第一和第二栅沟槽中形成第一和第二栅盖层;部分地去除栅盖层,使得第一焊盘孔被扩大以与掩埋在衬底中的栅盖层部分地交迭;在第一空间形成焊盘材料层;和通过平坦化焊盘材料层到盖层的上表面的水平,形成位线接触焊盘。 | ||
| 搜索关键词: | 具有 掩埋 沟道 阵列 半导体 装置 制造 方法 | ||
【主权项】:
一种制造半导体装置的方法,包括:在衬底中形成沿第一方向延伸的第一场区,其中第一场区包括第一场沟槽;形成掩埋栅结构对,所述掩埋栅结构对相对于第一方向以预定角度延伸穿过第一场区;和形成与掩埋栅结构平行延伸的第二场区,其中第二场区包括第二场沟槽,第一场区与第二场区在第一场沟槽和第二场沟槽彼此相交的相交区域相交,所述相交区域具有比第一场沟槽和第二场沟槽的深度大的深度,其中形成掩埋栅结构对包括:在衬底上形成具有栅沟槽孔对的栅掩模图案;使用栅掩模图案作为蚀刻掩模,在衬底中形成栅沟槽对;和形成栅盖层对以填充栅沟槽对,其中形成第二场区包括:使栅掩模图案部分地凹进,使得每一栅盖层包括从凹进的栅掩模图案中暴露的上部;在栅盖层的上部的侧表面上和凹进的栅掩模图案上形成间隔层掩模图案;使用间隔层掩模图案作为蚀刻掩模刻蚀衬底,以在衬底中形成第二场沟槽;和形成第二场绝缘材料以填充第二场沟槽。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310148163.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种多孔冷却进水孔注塑模具
- 下一篇:一种油电一体的搪胶机
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





