[发明专利]具有掩埋沟道阵列的半导体装置的制造方法

说明书

技术领域

本发明构思的实施例涉及具有掩埋沟道阵列的半导体装置及其制造方法。

背景技术

为了提高半导体装置的集成密度，正在探究具有掩埋在衬底中的栅结构的半导体装置。

发明内容

在一示例性实施例中，一种制造半导体装置的方法可以包括：在衬底中形成沿第一方向延伸的第一场区；形成掩埋栅结构对，所述掩埋栅结构对相对于第一方向以预定角度延伸穿过第一场区；和形成与掩埋栅结构基本上平行延伸的第二场区。

第一场区可以与第二场区在相交区域处相交。

相交区域可以具有比第一和第二场区的深度大的深度。

形成掩埋栅结构对可以包括：在衬底上形成具有栅沟槽孔对的栅掩模图案；使用栅掩模图案作为蚀刻掩模，在衬底中形成栅沟槽对；和形成栅盖层对以填充栅沟槽对。

形成第二场区可以包括：使栅掩模图案部分地凹进，使得每一栅盖层包括从凹进的栅掩模图案中暴露的上部；在栅盖层的上部的侧表面上和凹进的栅掩模图案上形成间隔层掩模图案；使用间隔层掩模图案作为蚀刻掩模刻蚀衬底，以在衬底中形成第二场沟槽；和形成第二场绝缘材料以填充第二场沟槽。

形成间隔层掩模图案可以包括：形成间隔层掩模材料层以覆盖栅盖层和凹进的栅掩模图案；刻蚀间隔层掩模材料层以暴露栅掩模图案 的一部分；和刻蚀栅掩模图案的暴露部分以形成暴露衬底表面的场沟槽孔。

形成栅掩模图案可以包括：在衬底上形成垫绝缘层；在垫绝缘层上形成缓冲绝缘层；和在缓冲绝缘层上形成栅掩模图案。

该方法还可以包括：在形成第二场绝缘材料之后去除间隔层掩模图案以暴露栅掩模图案。

该方法还可以包括：去除暴露的栅掩模图案，使得暴露缓冲绝缘层，暴露栅盖层对的上部，以及暴露第二场绝缘材料的上部。

该方法还可以包括：在暴露的缓冲绝缘层、栅盖层对的暴露的上部和第二场绝缘材料的暴露的上部上形成牺牲层。

该方法还可以包括：去除第一场区上的牺牲层以形成焊盘沟槽。

该方法还可以包括：形成包括氮化硅的焊盘绝缘层以填充焊盘沟槽。

该方法还可以包括：部分地去除焊盘绝缘层使得焊盘绝缘层、栅盖层和第二场绝缘材料的上表面被实质上地平坦化。

该方法还可以包括：去除牺牲层的剩余部分以形成由第二场绝缘材料和栅盖层对限定的焊盘孔。

该方法还可以包括：部分地去除焊盘绝缘层和栅盖层，使得焊盘孔被扩大并与掩埋栅结构部分地交迭。

该方法还可以包括：在焊盘孔中形成焊盘，所述焊盘与掩埋栅结构部分地交迭。

在一示例性实施例中，一种制造半导体装置的方法可以包括：在衬底中形成第一场区对，第一场区沿第一方向延伸；分别在衬底中形成的第一栅沟槽和第二栅沟槽中形成第一栅盖层和第二栅盖层，其中第一和第二栅沟槽沿不同于第一方向的第二方向延伸，其中第一和第二栅盖层分别包括从衬底突出的上部，使得在第一和第二栅盖层的突出的上部之间形成第一焊盘孔；部分地去除第一和第二栅盖层，使得第一焊盘孔被扩大以与第一和第二栅盖层部分地交迭；在第一焊盘孔中形成焊盘材料层；和通过将焊盘材料层平坦化到第一和第二栅盖层的上表面相同的水平，形成位线接触焊盘。

形成第一栅盖层第二栅盖层可以包括：在衬底上形成具有栅沟槽孔的栅掩模图案；和使用栅掩模图案作为蚀刻掩模刻蚀衬底，以在衬底中形成第一和第二栅沟槽。

该方法还可以包括：在栅掩模图案中形成第二场沟槽孔；使用具有第二场沟槽孔的栅掩模图案在衬底中形成场沟槽；形成第二场绝缘材料以填充第二场沟槽，其中第二场绝缘材料具有从衬底突出的上部，使得在第一栅盖层和第二场绝缘材料的突出的上部之间形成第二焊盘孔；部分地去除第一栅盖层和第二场绝缘材料，使得第二焊盘孔扩大以与掩埋在衬底中的第二场绝缘材料和第一栅盖层部分地交迭；在第二焊盘孔中形成焊盘材料层；和通过将焊盘材料层平坦化到与第一栅盖层和第二场绝缘材料的上表面相同的水平，形成存储接触焊盘。

形成第二场沟槽孔可以包括：在第三栅沟槽中形成第三栅盖层，所述第三栅盖层具有从衬底突出的上部；在第三和第一栅盖层的突出的上部上形成间隔层掩模图案；刻蚀间隔层掩模图案以暴露第三和第一栅盖层之间的栅掩模图案；和刻蚀栅掩模图案以形成第二场沟槽孔。