[发明专利]一种覆盖全圆周角度的单精度浮点三角函数的实现方法无效

专利信息
申请号: 201310065877.4 申请日: 2013-03-01
公开(公告)号: CN103150137A 公开(公告)日: 2013-06-12
发明(设计)人: 陈禾;陈冬;于文月;谢宜壮;曾涛;龙腾 申请(专利权)人: 北京理工大学
主分类号: G06F7/544 分类号: G06F7/544
代理公司: 北京理工大学专利中心 11120 代理人: 付雷杰;高燕燕
地址: 100081 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种覆盖全圆周角度的单精度浮点三角函数的实现方法,本发明属于数字信号处理领域。包括如下步骤:一、预处理模块CORDIC_PRE接收输入的单精度浮点数据,记录原始数据的象限信息,将单精度浮点数据转换到设定角度范围内,并转换为高精度定点数据,将得到的高精度定点数据输入至迭代运算模块CORDIC_CORE;二、CORDIC_CORE对输入其中的数据采用高精度定点运算完成CORDIC算法迭代运算;将结果输入至后处理模块CORDIC_POST;三、CORDIC_POST针对对输入其中的数据,依据CORDIC_PRE中记录的象限信息,对所要求计算的正余弦函数值或者角度值进行象限恢复;将恢复后的数据转换成精度浮点数据并输出。本发明适用于CORDIC算法的实际运算。
搜索关键词: 一种 覆盖 圆周 角度 精度 浮点 三角函数 实现 方法
【主权项】:
一种覆盖全圆周角度的单精度浮点三角函数的实现方法,其特征在于,包括如下步骤:步骤一、预处理模块CORDIC_PRE接收输入的单精度浮点数据,采用如下方法将单精度浮点数据转换到[‑π/4,π/4]范围内,并转换为高精度定点数据,将得到的高精度定点数据输入至迭代运算模块CORDIC_CORE;若输入数据为任意范围的单精度浮点数据格式的角度值θ,分如下两种情况进行角度范围转换,并将转换后的θ通过将单精度浮点数据的指数部分指定为127实现单精度浮点数据到高精度定点数据的转换;若θ处于[‑2π,2π]的范围内,将θ以π/2或π为单位进行旋转,旋转至[‑π/4,π/4]范围内,记录所旋转的角度;若θ处于(2π,∞)∪(‑∞,‑2π)范围内,则将θ加上或者减去2nπ,n为整数,使θ转换至[‑2π,2π]范围之内,将转换后的θ再次以π/2或π为单位进行旋转,旋转至[‑π/4,π/4]范围内,记录所旋转的角度;若输入数据为任意范围的向量(x,y),将(x,y)变换到半径为1的圆周内,获得向量(x',y'),然后将向量(x',y')旋转至[‑π/4,π/4]圆周范围内,记录所旋转的角度;将单精度浮点数据转换为高精度定点数据;步骤二、CORDIC_CORE对输入其中的数据采用高精度定点运算完成CORDIC算法迭代运算;将结果输入至后处理模块CORDIC_POST;步骤三、CORDIC_POST针对对输入其中的数据,按照不同情况进行处理:若需要计算正余弦函数值,则输入至CORDIC_POST中的为同一个角度的正弦值和余弦值,则在CORDIC_POST中依据CORDIC_PRE中记录的所旋转的角度,按照正余弦函数值的变换关系进行数据恢复;所述数据恢复的方法如下:若所记录的旋转角度为‑π/2,则根据正余弦函数变换关系s sin ( θ - π / 2 ) = - cos θ cos ( θ - π / 2 ) = sin θ , 即输入至CORDIC_POST中的正弦函数值的负数形式为原角度值的余弦函数值,输入至CORDIC_POST中的余弦函数值为原角度的正弦函数值;若所记录的旋转角度为π/2,则根据正余弦函数变换关系s sin ( θ + π / 2 ) = cos θ cos ( θ + π / 2 ) = - sin θ , 即输入至CORDIC_POST中的正弦函数值为原角度值的余弦函数值,输入至CORDIC_POST中的余弦函数值的负数形式为原角度的正弦函数值;若所记录的旋转角度为±π,则根据正余弦函数变换关系 sin ( θ ± π ) = - sin θ cos ( θ ± π ) = - cos θ , 即输入至CORDIC_POST中的正弦函数值的负数形式为原角度值的正弦函数值,输入至CORDIC_POST中的余弦函数值的负数形式为原角度的余弦函数值;若需要计算角度值,则依据CORDIC_PRE中记录的所旋转的角度,对输入到CORDIC_POST中的角度值进行恢复;将恢复后的数据转换成精度浮点数据并输出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京理工大学,未经北京理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310065877.4/,转载请声明来源钻瓜专利网。

同类专利
  • 用于类神经计算系统的积项和阵列-201810359631.0
  • 李峰旻;林昱佑 - 旺宏电子股份有限公司
  • 2018-04-20 - 2019-08-16 - G06F7/544
  • 本发明描述一种可变电阻单元阵列,其基于一可编程阈值晶体管及一电阻并联连接。一输入电压被施加到晶体管,且晶体管的可编程阈值可代表积项和运算的变量。可变电阻单元的可编程阈值晶体管包括电荷储存式存储器晶体管,例如浮栅晶体管或电介质电荷储存式晶体管。可变电阻单元的电阻可包括一内嵌植入电阻连接至可编程阈值晶体管的载流端(例如源极或漏极)。电压感测放大器用以感测由可变电阻单元产生的电压,此电压为施加的电流与可变电阻单元的电阻值的函数。
  • 一种基于CORDIC算法的雷达模拟信号获取方法-201611024817.8
  • 刘兴海;杨剑;刘光斌;刘瑞麒;余志勇;范志良;沈凯 - 中国人民解放军火箭军工程大学
  • 2016-11-17 - 2019-05-21 - G06F7/544
  • 本发明公开了一种基于CORDIC算法的雷达模拟信号获取方法,包括如下步骤:选择CORDIC算法处于圆周系统的旋转模式,假设初始输入向量为(x0,y0),旋转角度为z0,旋转基为θi,旋转方向为δi,迭代次数为N,输出向量为(xN+1,yN+1);假设所述输出向量的函数自变量值为按照下式进行迭代运算,得到函数因变量值Bk;利用函数因变量值Bk,得到迭代运算结果(xN+1,yN+1):若k≥N时,迭代运算结束,输出本次迭代运算结果并存储。本发明从算法迭代方程本身的特点入手,对其进行组合,进而从中得到一种具有兼顾运算速度资源消耗的优化算法结构,实现速度与面积两大要素的均衡;本发明对迭代单元进行组合以减少算法实现的迭代次数,从而达到兼顾运算速度资源消耗的算法实现结构优化目的。
  • 存储用于计算函数的查找表的计算设备-201380032952.5
  • P.M.H.M.A.格里斯森;L.M.G.M.托休伊泽恩 - 皇家飞利浦有限公司
  • 2013-10-21 - 2018-05-25 - G06F7/544
  • 提供一种计算设备,其被配置为计算一个或多个输入的函数,所述设备包括存储用于计算所述函数的一个或多个查找表的存储器件,所述查找表将输入值映射到输出值,针对所述第一纠错代码、第二纠错代码、第一错误阈值和第二错误阈值构造所述查找表,以便将任何两个输入值(112)映射到相应输出值(131‑38),所述输入值(112)各自与所述第一纠错代码的相同代码字最多相差第一错误阈值数量的位,所述输出值(131‑38)各自与所述第二纠错代码的相同代码字最多相差第二错误阈值数量的位,其中所述第一错误阈值最少为1,最多为所述第一纠错代码的所述纠错能力(t1),并且所述第二错误阈值最多为所述第二纠错代码的所述纠错能力(t2)。
  • 用于执行低功率和低延时多精度计算的方法和系统-201610918142.5
  • 何斌;邹云霄;陈家盛;迈克尔·曼托 - 超威半导体公司
  • 2016-10-21 - 2018-05-01 - G06F7/544
  • 本公开涉及一种用于在多个算术逻辑单元(ALU)中执行多精度计算的方法和设备,其包括使第一单指令/多数据(SIMD)块通道装置与第二SIMD块通道装置配对以产生在所述第一与第二通道装置之间具有单层级交错的第一块对。使第三SIMD块通道装置与第四SIMD块通道装置配对以产生在所述第三与第四通道装置之间具有单层级交错的第二块对。在所述第一块对和所述第二块对处接收多个源输入。所述第一块对计算第一结果,且所述第二块对计算第二结果。
  • 相关运算电路和半导体器件-201710351996.4
  • 植木浩 - 瑞萨电子株式会社
  • 2017-05-18 - 2017-12-01 - G06F7/544
  • 本发明涉及一种相关运算电路和半导体器件。该相关运算电路包括存储多个检测图案数据的第一SRAM、乘积和运算器、存储中间数据的第二SRAM、和比较器。当顺序地输入时间序列数据时,在输入一个时间序列数据的时段期间,获得涉及所述一个时间序列数据的所有相关函数的中间数据。当输入一个时间序列数据时,乘积和运算器将从所述第一SRAM顺序读取的检测图案数据与所述一个输入时间序列数据相乘。与该乘法同步地,从所述第二SRAM读取对应的中间数据,并且将所顺序计算的乘积累加到所读取的中间数据中,以作为中间数据被写入所述第二SRAM。作为结果,所计算的相关函数数据被供应给所述比较器以与预定的指定值进行比较。
  • 基于封装内查找表的处理器-201710309814.7
  • 张国飙 - 杭州海存信息技术有限公司
  • 2017-05-04 - 2017-11-14 - G06F7/544
  • 本发明提出一种用于计算一数学函数、基于封装内查找表(IP‑LUT)的处理器。它含有一逻辑芯片和一存储芯片。存储芯片含有一查找表电路(LUT),LUT存储的数据与该数学函数相关。逻辑芯片含有一算术逻辑电路(ALC),ALC对函数相关数据进行算术运算。存储芯片和逻辑芯片位于同一封装中。
  • CORDIC算法的优化方法-201710041104.0
  • 汪辉;史凯杰;田犁;章琦;汪宁 - 中国科学院上海高等研究院
  • 2017-01-17 - 2017-06-09 - G06F7/544
  • 本发明提供一种CORDIC算法的优化方法,包括1)对输入角度值θ进行区间转换,以将所述输入角度值θ转换到第一象限[0,45°]区间;2)根据公式对所述输入角度值θ进行编码,得到系数sn的二进制编码S=s0s1s2...sn;3)依据所述二进制编码S中0的位数判断是否将所述二进制编码进行重新编码,并在需要重新编码时将所述二进制编码S进行重新编码;4)依据公式进行迭代运算。本发明的CORDIC算法的优化方法可以减少一半的迭代运算,节省近一半的运算单元,极大提升了运算速度,节省所需计算资源,对于DSP及FPGA应用具有重大意义。
  • 一种坐标旋转数字处理器-201310722234.2
  • 余建华;张仰辉;邹世平 - 华为技术有限公司
  • 2013-12-24 - 2017-06-06 - G06F7/544
  • 本发明实施例公开了一种坐标旋转数字处理器,所述处理器具有模式选择功能,当所述模式选择信号为第一取值时,所述处理器能够实现坐标旋转功能,将初始输入信号旋转第一角度,得到旋转后的输出信号;当所述模式选择信号为第二取值时,所述处理器实现求解arctan的功能。本发明实施例所述的处理器可以根据选择的模式分别实现坐标旋转的功能和求解arctan角度的功能。与现有的单一功能的处理器相比,本发明实施例所述的CORDIC处理器能够有效的减少对系统资源的需求,且能够有效降低系统的功耗。
  • 解码器、最小值选择电路及最小值选择方法-201610019773.3
  • 本塚裕幸;吉川博幸 - 松下电器产业株式会社
  • 2016-01-13 - 2016-08-24 - G06F7/544
  • 一种解码器、最小值选择电路及最小值选择方法。对每次在多个数据之中依次输入2以上的规定数的数据,存储单元存储第1最小值及第2最小值。大循环比较单元比较规定数的数据间的大小关系。第1选择比较单元及第2选择比较单元分别比较在存储单元中存储的第1最小值和规定数的数据各自之间的大小关系、以及在存储单元中存储的第2最小值和规定数的数据各自之间的大小关系。判定单元基于大循环比较单元的比较结果和第1选择比较单元及第2选择比较单元的比较结果的模型,判定新的第1最小值及新的第2最小值。
  • RSA算法加速处理器、方法、系统以及指令-201380081286.4
  • Y·陆;X·孙;N·S·乔 - 英特尔公司
  • 2013-12-28 - 2016-07-27 - G06F7/544
  • 处理器包括对指令译码的译码单元。所述指令包含具有第一64位值的第一64位源操作数,指示具有第二64位值的第二64位源操作数,指示具有第三64位值的第三64位源操作数,以及指示具有第四64位值的第四64位源操作数。执行单元与译码单元耦合。执行单元响应于指令而可操作以存储结果。所述结果包含第一64位值乘以第二64位值加上第三64位值加上第四64位值。执行单元可以将结果的64位最低有效半数存储在由指令指示的第一64位目的地操作数中,并且将结果的64位最高有效半数存储在由指令指示的第二64位目的地操作数中。
  • 实现向量浮点基2指数对数计算的装置-201510019196.3
  • 何苗平 - 北京国睿中数科技股份有限公司
  • 2015-01-14 - 2016-01-27 - G06F7/544
  • 本发明提出一种实现向量浮点基2指数对数计算的装置,包括:向量寄存器组,包含至少一个向量寄存器,其中,每个向量寄存器保存有多个浮点数据;一组浮点数的数据选择器,用于将从向量寄存器中读出的数据改变顺序后送入浮点超越函数计算单元;一组浮点超越函数计算单元,用于进行单精度的浮点超越函数运算,以及进行基2的浮点指数或对数运算,浮点超越函数计算单元的数目与向量寄存器内的浮点数据的数目相等;以及控制逻辑单元,用于控制一组数据选择器的数据选择,以及控制浮点超越函数计算单元的操作功能选择。本发明的装置利用了向量数据的并行计算特性,可以同时进行多个浮点数据的计算,加快了运算速度,减少了执行周期。
  • MEMS温度补偿运算电路-201410507731.5
  • 赵忠惠;汪健;陈亚宁;王英武;王镇;张磊 - 中国兵器工业集团第二一四研究所苏州研发中心
  • 2014-09-28 - 2015-01-28 - G06F7/544
  • 本发明涉及一种MEMS温度补偿运算电路,包括乘法器、加法器以及存储器;其采用的温度补偿运算方法包含如下步骤:(1)按照二元五阶多项式分解为先乘法后加法的循环运算:通过乘法器和加法器计算分解后的各系数并存储于存储器中;(2)再按照二元五阶多项式的分解过程通过乘法器和加法器运算二元五阶多项式,并输出运算结果。本发明的运算电路仅通过一个乘法器和一个加法器的循环工作即可实现多元高阶多项式的运算,其可以大大节省电路面积,并能够提高运算可靠性,降低功耗和成本。
  • 低复杂度NCO实现方法-201410135127.4
  • 蒋朱成 - 江苏卓胜微电子有限公司
  • 2014-04-04 - 2014-07-23 - G06F7/544
  • 本发明公开了一种低复杂度NCO实现方法,包括,角频率θ经旋转因子计算得到二进制化的复旋转因子;复旋转因子与初始化为的移位寄存器输入第一乘法器,该第一乘法器的输出经增益补偿后一路作为输出数控振荡器信号输出,另一路输入上述移位寄存器,从而使得上述移位寄存器内的数值改变;改变后的移位寄存器内的数值与复旋转因子输入第一乘法器继续进行乘积计算直至得到设定的复单音。实现减少角度误差的目的。
  • 一种应用补码方法的正余弦CORDIC算法在FPGA实现的方法-201410012830.6
  • 刘桂雄;林若波;唐文明;洪晓斌 - 华南理工大学
  • 2014-01-10 - 2014-04-09 - G06F7/544
  • 本发明公开了一种应用补码方法的正余弦CORDIC算法在FPGA实现的方法,该方法包括:采用数学归纳法由CORDIC算法推导正余弦CORDIC算法;采用补码法判断正余弦CORDIC算法坐标旋转方向,根据坐标旋转方向求出旋转坐标量,获取旋转坐标运算结果;通过对正余弦CORDIC算法的仿真实验,对旋转坐标运算结果进行分析。本发明能有效解决迭代法不停迭代过程所消耗很多时间资源与流水线所消耗的逻辑资源的缺点,减少比较次数,减少时间延迟,能更好地解决实时性问题,在信号实时计算中具有重要的实际意义。
  • 一种可配置的乘累加运算单元及其构成的乘累加运算阵列-201310632691.2
  • 杨靓;周泉;曹辉 - 中国航天科技集团公司第九研究院第七七一研究所
  • 2013-11-28 - 2014-03-26 - G06F7/544
  • 一种可配置的乘累加运算单元及其构成的乘累加运算阵列,该乘累加运算单元包括用于接收并存储Ain和Bin的操作数寄存级、用于Ain和Bin相乘的乘法级、及用于使乘法级的运算结果与该乘累加运算单元前一拍的运算结果或上一级乘累加运算单元的运算结果相加的加法级;加法级还接收能将运算模式调整为进位累加模式或自累加模式的模式配置。该乘累加运算阵列由多个该乘累加运算单元构成。本发明提供的乘累加运算单元和乘累加运算阵列将进位累加模式和自累加模式合二为一,能通过编程模式配置来实现不同的运算模式,应用中能跟据需要灵活配置选择运算模式来完成乘累加计算,能获得更好的计算实时性能及更高的资源利用效率。
  • 一种基于改进的高基CORDIC算法的复数乘法运算单元-201310420101.X
  • 周晓方;王冬格 - 复旦大学
  • 2013-09-13 - 2014-01-01 - G06F7/544
  • 本发明属于数字信号处理和集成电路设计技术领域,具体涉及一种基于改进的高基CORDIC算法的复数乘法运算单元。本发明提出的改进的高基CORDIC算法,在已有算法的基础上,进一步增加CORDIC运算每一级的迭代角度的选择范围,在保证精度的同时,减少了所需的迭代次数,从而提高运算速度;采用余弦函数的泰勒级数展开近似的方法,简化高基CORDIC算法中模校正因子的乘法操作,使得整个运算过程只存在一个常数模校正因子,减小了硬件复杂度。在复数乘法的一个乘数是可以事先确定的应用场合,可以完全避免通用复数乘法器的使用,在乘法运算单元的硬件面积和所需要的ROM大小上都具有优势,同时计算精度没有损失。
  • 判断系统及方法-201310243965.9
  • 罗沙尔.L.史托兹;雷蒙.A.贝特伦 - 威盛电子股份有限公司
  • 2010-09-07 - 2013-10-23 - G06F7/544
  • 判断系统及方法。该系统利用一共用加法器电路,执行一水平最小指令及一误差绝对值总和指令中的一个,并包括多个加法器、一加总电路、一比较电路以及一路径选择电路。路径选择电路根据所执行的指令,将多个数字码传送至加法器中。在执行水平最小指令时,这些加法器会被分类成许多加法器对。每一加法器对提供一进位输出及一传递输出。每一加法器对具有一高加法器以及一低加法器。高加法器比较这些数字码的一数字码对的高部分。低加法器比较这些数字码的该数字码对的低部分。根据这些进位输出及这些传递输出,找出最小的数字码。
  • 一种解决除以零情况的时变倒数计算方法-201310086142.X
  • 张雨浓;金龙;肖林 - 中山大学
  • 2013-03-18 - 2013-06-19 - G06F7/544
  • 本发明提供了一种解决除以零情况的时变倒数计算方法,包括如下步骤:1)将除以零的静态除法问题转化为时变倒数问题;2)将步骤1)中的时变倒数问题参考梯度设计公式定义的静态能量函数,对应定义一个平方形式的时变能量函数来监控时变倒数求解的过程;3)将步骤2)中能量函数对变量求导;4)结合步骤2)与步骤3)得到一个关于变量导数的表达式,用求解器实时求解。本发明将除以零的静态除法问题转化为时变倒数问题,在处理时变倒数除以零问题上完全避免了传统静态倒数除以零时出现的奇异状态,求解表达式简单明了,可求解包括触零和过零之类全部时变除以零情况,应用领域广泛,实用性强。
  • 一种覆盖全圆周角度的单精度浮点三角函数的实现方法-201310065877.4
  • 陈禾;陈冬;于文月;谢宜壮;曾涛;龙腾 - 北京理工大学
  • 2013-03-01 - 2013-06-12 - G06F7/544
  • 本发明公开了一种覆盖全圆周角度的单精度浮点三角函数的实现方法,本发明属于数字信号处理领域。包括如下步骤:一、预处理模块CORDIC_PRE接收输入的单精度浮点数据,记录原始数据的象限信息,将单精度浮点数据转换到设定角度范围内,并转换为高精度定点数据,将得到的高精度定点数据输入至迭代运算模块CORDIC_CORE;二、CORDIC_CORE对输入其中的数据采用高精度定点运算完成CORDIC算法迭代运算;将结果输入至后处理模块CORDIC_POST;三、CORDIC_POST针对对输入其中的数据,依据CORDIC_PRE中记录的象限信息,对所要求计算的正余弦函数值或者角度值进行象限恢复;将恢复后的数据转换成精度浮点数据并输出。本发明适用于CORDIC算法的实际运算。
  • 基于并行流水线设计的CORDIC加速器-201210234809.1
  • 毕卓;戴益君;韩冰;王镇;张莹 - 上海大学
  • 2012-07-09 - 2012-11-28 - G06F7/544
  • 本发明涉及一种基于并行流水线设计的CORDIC加速器。它包括一个角度预处理模块、一个CORDIC内核模块、一个数据后端处理模块和一个控制器模块。本发明先将外部数据线,控制线读入相关的数据信号和控制信号至控制器模块,随后将待求的角度传输至角度预处理模块,然后将处理好的角度与从控制器模块读入的初值一起传送至CORDIC内核模块,其中CORDIC内核模块采用并行16级流水线结构,快速计算出通过角度预处理模块后角度的正弦和余弦这两个数值,随后将计算出的数据和从控制器模块输出的相位控制信号一同传送至后端数据处理模块,判定出所对应初始相位的正余弦值的正负,最后将正弦值,余弦值传送至控制器模块,根据外部控制信号需要正弦值或余弦值,给出相关的结果。
  • 用加法器树状结构的有符号乘累加算法的方法-201210148200.2
  • 柳海龙 - 深圳市清友能源技术有限公司
  • 2012-05-11 - 2012-09-19 - G06F7/544
  • 用加法器树状结构的有符号乘累加算法的方法,它涉及硬件乘累加算法,具体涉及一种用加法器树状结构的有符号乘累加算法的方法。它采用补码形式将数据分为系数项和数据项两部分,数据项根据二进制原则进行分解为以BIT位单位,系数项根据加法分配原则与数据项的BIT位进行二进制乘,将乘积进行二进制累加获得最终输出结果。它改变了原来DA分布式算法系数固定的缺点,并且不需要大量的ROM用来作为系数表,所占用芯片的面积更小,实现了符号数的乘累加计算,扩展方便特别适合于可编程逻辑器件的实现。
  • 微处理器及用于微处理器上增强精确度乘积和计算的方法-200980162009.X
  • 马丁·劳比赫 - 马丁·劳比赫
  • 2009-11-30 - 2012-07-11 - G06F7/544
  • 一种微处理器(10),包括:至少一个通用寄存器(12),配置成存储和提供多个目的地比特给乘法单元(14);控制单元(18),适合于提供至少一个乘法高位指令(20)和乘法高位和累加指令(22)给乘法单元。该乘法单元还配置成接收至少第一和第二源操作数(24、26),第一和第二源操作数各自具有关联的源比特数目,并且相关的源比特数目之和超过目的地比特数目;连接至包括至少一个高速缓存条目的寄存器扩展高速缓存(28),至少一个高速缓存条目配置成存储及提供多个精确度增强比特;以及适合于存储结果操作数的目的地部分在该通用寄存器中、及存储该结果操作数的精确度增强部分在该高速缓存条目中。根据接收到的指令,该结果操作数由乘法高位运算产生,或由乘法高位和累加运算产生。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top