[发明专利]阵列基板及其制作方法有效
申请号: | 201310031145.3 | 申请日: | 2013-01-28 |
公开(公告)号: | CN103165540A | 公开(公告)日: | 2013-06-19 |
发明(设计)人: | 陈铭耀;陈培铭 | 申请(专利权)人: | 友达光电股份有限公司 |
主分类号: | H01L21/84 | 分类号: | H01L21/84;H01L27/12 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 李岩;祁建国 |
地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种阵列基板的制作方法,包括下列步骤。提供基板,其具有像素区域以及与像素区域邻接的周边区域。于像素区域形成多个像素结构,且像素结构至少其中之一的制造方法包括:于基板上形成栅极、栅极绝缘层、源极与漏极。于基板上形成图案化半导体层,其包括第一半导体图案与第二半导体图案,第一半导体图案对应于栅极并覆盖部分源极与漏极,而第二半导体图案则覆盖部分漏极。于基板上形成第一保护层,其具有第一开口暴露出部分第二半导体图案。于第一保护层上形成透明导电图案,且透明导电图案经由第一开口与第二半导体图案电性连接。 | ||
搜索关键词: | 阵列 及其 制作方法 | ||
【主权项】:
一种阵列基板的制作方法,包括:提供一基板,该基板上具有一像素区域以及与该像素区域邻接的一周边区域;形成多个像素结构于该像素区域中,其中该等像素结构至少其中之一的制造方法包括:于该基板上形成一图案化第一金属层、一栅极绝缘层以及一图案化第二金属层,其中该图案化第一金属层包括一栅极,该图案化第二金属层包括一源极与一漏极;于基板上形成一图案化半导体层,其中该图案化半导体层包括一第一半导体图案与一第二半导体图案,该第一半导体图案大体上对应于该栅极并覆盖部分该源极与该漏极,且该第二半导体图案覆盖部分的该漏极;于该基板上形成一第一保护层,其中该第一保护层中具有一第一开口,暴露出部分该第二半导体图案;以及于该第一保护层上形成一第一图案化透明导电层,其中该第一图案化透明导电层包括一透明导电图案,且该透明导电图案经由该第一开口与该第二半导体图案电性连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于友达光电股份有限公司,未经友达光电股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310031145.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造