[发明专利]阵列基板及其制作方法

权利要求书

1.一种阵列基板的制作方法，包括：

提供一基板，该基板上具有一像素区域以及与该像素区域邻接的一周边区域；

形成多个像素结构于该像素区域中，其中该等像素结构至少其中之一的制造方法包括：

于该基板上形成一图案化第一金属层、一栅极绝缘层以及一图案化第二金属层，其中该图案化第一金属层包括一栅极，该图案化第二金属层包括一源极与一漏极；

于基板上形成一图案化半导体层，其中该图案化半导体层包括一第一半导体图案与一第二半导体图案，该第一半导体图案大体上对应于该栅极并覆盖部分该源极与该漏极，且该第二半导体图案覆盖部分的该漏极；

于该基板上形成一第一保护层，其中该第一保护层中具有一第一开口，暴露出部分该第二半导体图案；以及

于该第一保护层上形成一第一图案化透明导电层，其中该第一图案化透明导电层包括一透明导电图案，且该透明导电图案经由该第一开口与该第二半导体图案电性连接。

2.如权利要求1所述的阵列基板的制作方法，其特征在于，该图案化半导体层包括氧化物半导体层。

3.如权利要求1所述的阵列基板的制作方法，其特征在于，该第一半导体图案与该第二半导体图案结构上彼此分离。

4.如权利要求1所述的阵列基板的制作方法，其特征在于，该第一保护层包括绝缘层与平坦层。

5.如权利要求1所述的阵列基板的制作方法，其特征在于，更包括：

于该第一保护层上形成一第二保护层；以及

于该第二保护层上形成一第二图案化透明导电层，且该第二图案化透明导电层具有多个开口。

6.如权利要求1所述的阵列基板的制作方法，其特征在于，该第一图案化透明导电层更包括一共通电极，与该透明导电图案电性分离。

7.如权利要求6所述的阵列基板的制作方法，其特征在于，更包括：

于该第一图案化透明导电层上形成一第二保护层；

于该第二保护层中形成一第二开口，以暴露出部分该透明导电图案；以及

于该第二保护层上形成一第二图案化透明导电层，其中该第二图案化透明导电层经由该第二开口与该透明导电图案电性连接，且该第二图案化透明导电层具有多个开口。

8.如权利要求1所述的阵列基板的制作方法，其特征在于，更包括于形成该第一图案化透明导电层之前，对该第二半导体图案进行一表面处理工艺。

9.如权利要求8所述的阵列基板的制作方法，其特征在于，该表面处理工艺包括一等离子表面处理。

10.如权利要求1所述的阵列基板的制作方法，其特征在于，该第二图案化金属层更包括一连接层，设置于该周边区域内，该图案化半导体层更包括一第三半导体图案，设置于该连接层上且覆盖部份该连接层，该第一保护层部份覆盖该第三半导体图案，且该第一保护层更具有一第三开口，暴露出部份该第三半导体图案。

11.如权利要求1所述的阵列基板的制作方法，其特征在于，该栅极、该第一半导体图案、该源极以及该漏极构成一薄膜晶体管。

12.一种阵列基板，包括：

一基板，该基板具有一像素区域以及与该像素区域邻接的一周边区域；

多个像素结构，设置于该像素区域中，其中该等像素结构至少其中之一包括：

设置于该基板的该像素区域内的一栅极、一栅极绝缘层以及一源极与一漏极；

一图案化半导体层，包括：

一第一半导体图案，大体上对应于栅极并覆盖部分该源极与该漏极；以及

一第二半导体图案，覆盖部分该漏极；

一第一保护层，设置于该图案化半导体层上方，其中该第一保护层具有一第一开口，部分暴露出该第二半导体图案；以及

一透明导电图案，设置于该第一保护层上并经由该第一开口与该第二半导体图案电性连接。

13.如权利要求12所述的阵列基板，其特征在于，该图案化半导体层包括一氧化物半导体层。

14.如权利要求12所述的阵列基板，其特征在于，该第一半导体图案与该第二半导体图案结构上彼此分离。

15.如权利要求12所述的阵列基板，其特征在于，该第一保护层由下而上依序包括一绝缘层与一平坦层。