[发明专利]阵列基板及其制作方法

说明书

技术领域

本发明关于一种阵列基板及其制作方法，尤指一种可提升工艺稳定性与产品良率的阵列基板及其制作方法。

背景技术

平面显示器，例如液晶显示器，由于具有轻薄短小、低辐射与低耗电等特性，已取代传统的阴极射线管(cathode ray tube，CRT)显示器，并成为显示器的主流。在显示器的发展上，不断朝着高解析度要求的方向发展。然而，随着解析度的提升，面板上薄膜晶体管(thin film transistor，TFT)的数量也随之提升，使得面板上的可利用空间不断缩小。同时，在工艺设计上更常以增加光刻光刻工艺(photo-etching process，以下简称为PEP)的次数改善开口率与薄膜晶体管的效能。

然而，每增加一道PEP不仅导致先后形成的膜层产生对准问题，更增加了对所欲保护的组成元件与所欲移除的组成元件的完整度问题，亦即造成了工艺困难度的提升与工艺稳定度的下降。由此可知，目前仍需要一种可有效提升工艺稳定度的阵列基板及其制作方法。

发明内容

本发明的一目的在于提供一种阵列基板及其制作方法，以提升工艺稳定度，同时提升显示器良率。

为达上述目的，本发明提供一种阵列基板的制作方法，包括下列步骤。首先提供基板，基板具有像素区域以及与像素区域邻接的周边区域。接下来形成多个像素结构于像素区域中，且像素结构至少其中之一的制造方法包括：于基板上形成图案化第一金属层、栅极绝缘层以及图案化第二金属层，其中图案化第一金属层包括栅极，图案化第二金属层包括源极与漏极。接下来，形成图案化半导体层，且图案化半导体层包括第一半导体图案与第二半导体图案，其中第一半导体图案大体上对应于栅极并覆盖部分源极与漏极，而第二半导体图案则覆盖部分漏极。于基板上形成一第一保护层，第一保护层具有第一开口，且第一开口暴露出部分第二半导体图案。于第一保护层上形成第一图案化透明导电层，其中第一图案化透明导电层包括透明导电图案，且透明导电图案经由第一开口与第二半导体图案电性连接。

为达上述目的，本发明更提供一种阵列基板。阵列基板包括基板与多个像素结构。基板具有像素区域以及与像素区域邻接的周边区域，而像素结构设置于像素区域内。像素结构至少其中之一包括设置于基板的像素区域内的栅极、栅极绝缘层、源极与漏极、图案化半导体层、第一保护层以及透明导电图案。图案化半导体层包括第一半导体图案与第二半导体图案，第一半导体图案大体上对应于栅极并部分覆盖源极与漏极，第二半导体图案则覆盖部分漏极。第一保护层设置于图案化半导体层上方，其具有第一开口，且第一开口部分暴露出第二半导体图案。透明导电图案设置于第一保护层上，并经由第一开口与第二半导体图案电性连接。

附图说明

图1至图7为本发明的一第一实施例所提供的阵列基板的制作方法的示意图，其中图1为本实施例所提供的阵列基板的上视示意图，图2为本实施例所提供的阵列基板的局部示意图，而图3至图7绘示了图2中沿A1-A1’剖线、B1-B1’剖线与C1-C1’剖线获得的剖面示意图。

图8与图9为本发明的一第二实施例所提供的阵列基板的制作方法的示意图，其中图9绘示了图8中沿A2-A2’剖线、B2-B2’剖线所得的剖面示意图。

图10为本发明的一第三实施例所提供的阵列基板的示意图。

图11为本发明的一第四实施例所提供的阵列基的示意图。

附图标记说明

100、300                 阵列基板

102、302                 像素区域

104                      周边区域

106、306                 像素结构

108、308                 基板

110、310                 栅极

112                   连接层

114、314              栅极绝缘层

116a、316a            源极

116b、316b            漏极

118                   连接层

118a                  开口

120、320              第一半导体图案

122、322              第二半导体图案