[发明专利]读出列选择和读出数据总线预充电控制信号的互锁无效

申请号：	201310024228.X	申请日：	2007-10-11
公开（公告）号：	CN103077738A	公开（公告）日：	2013-05-01
发明（设计）人：	V·L·莱恩斯	申请（专利权）人：	莫塞德技术公司
主分类号：	G11C8/12	分类号：	G11C8/12;G11C11/408;G11C11/4096
代理公司：	北京泛华伟业知识产权代理有限公司 11280	代理人：	王勇
地址：	加拿大***	国省代码：	加拿大;CA
权利要求书：	查看更多	说明书：	查看更多
摘要：	一种用于DRAM存储器的列选择和数据总线预充电信号互锁方案。该信号互锁系统包括和DRAM存储器的每个体相关联的列读出使能电路，用于产生用来将数据耦合到共同读出数据总线的列选择信号，并且产生用于停用读出数据总线预充电装置的读出数据总线预充电停用信号。每个列读出使能电路包括具有可调元件的脉冲发生器电路，用于在读出操作中产生至少一个列选择信号脉冲和读出数据总线预充电停用脉冲。脉冲发生器电路确保列选择脉冲总是内嵌在读出数据总线预充电停用脉冲中。从而，在有效的列选择装置和有效的读出数据总线预充电装置之间不存在交迭。
搜索关键词：	读出选择数据总线充电控制信号互锁
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

一种用于控制存储器的一个体的读出访问的时序互锁电路，包括用于接收并且延迟读出访问信号的激活延迟电路，所述激活延迟电路提供延迟第一时间的读出访问信号；预充电停用脉冲发生器电路，用于响应于所述延迟第一时间的读出访问信号来产生具有第一持续时间的数据总线预充电停用脉冲，所述预充电停用脉冲发生器电路响应于所述延迟第一时间的读出访问信号来提供延迟第二时间的读出访问信号；以及读出列选择脉冲发生器电路，用于响应于所述延迟第二时间的读出访问信号来产生具有第二持续时间的列选择使能脉冲，所述第二持续时间小于所述第一持续时间，所述列选择使能脉冲内嵌于所述数据总线预充电停用脉冲中。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于莫塞德技术公司，未经莫塞德技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201310024228.X/，转载请声明来源钻瓜专利网。

同类专利

半导体器件和多层半导体器件-201610094959.5
发明人：金井诚 -专利权人：泰塞拉先进技术公司
申请日： 2011-07-22 - 公布日： 2019-05-03 - 主分类号： G11C8/12
摘要：在此公开了一种半导体器件，包括：输入端子，如果在前级半导体器件层叠在上层和下层中的预定一个上，则输入端子接收从在前级半导体器件输出的位列；半导体器件标识符保持块，保持用于唯一识别半导体器件的半导体器件标识符；半导体器件标识符计算块，通过使用半导体器件标识符来执行计算，以便根据计算的结果更新半导体器件标识符保持块中保持的半导体器件标识符；控制块，一旦保持从输入端子输入的位列的数据，就基于保持的数据控制由半导体器件标识符计算块执行的半导体器件标识符的更新；以及输出端子，将控制块中保持的位列输出到层叠在另一层上的随后级半导体器件。

半导体装置和存储系统-201310611670.2
发明人：边相镇 -专利权人：爱思开海力士有限公司
申请日： 2013-11-26 - 公布日： 2018-12-28 - 主分类号： G11C8/12
摘要：一种半导体装置包括芯片ID发生单元，芯片ID传输单元以及芯片层叠信息发生单元。芯片ID发生单元配置为产生芯片ID信号。芯片ID传输单元配置为基于其是否与另一芯片电耦合而将芯片ID信号输出至公共线。芯片层叠信息发生单元配置为响应于芯片ID信号而与公共线电耦合以及产生层叠信息信号。

半导体存储器件-201310150161.4
发明人：李完燮;朴镇寿 -专利权人：爱思开海力士有限公司
申请日： 2013-04-26 - 公布日： 2017-11-28 - 主分类号： G11C8/12
摘要：本发明公开了一种半导体存储器件。所述半导体存储器件包括存储器单元阵列，所述存储器单元阵列被配置成包括子存储块和冗余存储块；数据线组，所述数据线组被配置成传送要编程到子存储器中的数据和从子存储块中读取的数据；冗余数据线组，所述冗余数据线组被配置成传送要编程到冗余存储块中的数据和从冗余存储块中读取的数据；以及开关电路，所述开关电路被配置成将数据线组与冗余数据线组选择性地耦接。

RAM输出寄存处理方法-201410643751.5
发明人：李艳;张东晓;于芳 -专利权人：中国科学院微电子研究所
申请日： 2014-11-07 - 公布日： 2017-09-15 - 主分类号： G11C8/12
摘要：本发明提供了一种RAM输出寄存处理方法，包括判断是否有与RAM输出相连接的寄存器；如果有与RAM输出相连接的寄存器，则判断该寄存器是否需要压缩；如果该寄存器需要压缩，则判断该寄存器是否有异步置位控制端；如果该寄存器没有异步置位控制端，则根据该寄存器是否具有异步、同步清零控制端、时钟使能端，进行相应处理。本发明通过对RAM输出连接的各种寄存结构进行分类处理，解决了RAM在FPGA芯片中，采用FPGA专有宏单元RAMB实现的问题，处理效果达到和Synplify相当的水平。

具有位单元和逻辑单元划分的单片式三维(3D)随机存取存储器(RAM)阵列架构-201480039131.9
发明人： P·卡迈勒;Y·杜 -专利权人：高通股份有限公司
申请日： 2014-07-10 - 公布日： 2016-03-02 - 主分类号： G11C8/12
摘要：公开了一种具有位单元和逻辑单元划分的单片式三维(3D)存储器单元阵列架构。提出了一种3D集成电路(IC)(3DIC)，其将所述存储器单元的元件折叠或者以其它方式堆叠到所述3DIC内的不同层中。所述3DIC的每个层具有存储器单元以及在其中包括全局块控制逻辑单元的存取逻辑单元。通过将每个层中的所述存取逻辑单元和全局块控制逻辑单元与所述存储器单元放置在一起来缩短针对每个存储器单元的所述位线和字线的长度，这允许有减小的电源电压并且通常减小所述存储器设备的总占用空间。

配置在存储库及扇区内且与解码器相关联的存储器阵列-201410409924.7
发明人：赤荻隆男 -专利权人：斯班逊有限公司
申请日： 2006-10-06 - 公布日： 2015-01-21 - 主分类号： G11C8/12
摘要：一种配置在存储库及扇区内且与解码器相关联的存储器阵列。存储器阵列(150)，包括多个记忆库(memory bank)(B)，各记忆库具有多个扇区(sector)(S)及多个扇区解码器，各扇区解码器操作地与扇区(S)相关联。第一多条线提供第一信号，而第二多条线提供第二信号。第一解码器器件操作地与该第一多条线相关联，用于接收该第一信号及用于通过第一单一线提供第一位址信号给记忆库(B)的扇区解码器。第二解码器器件操作地与该第二多条线相关联，用于接收该第二信号及用于通过第二单一线提供第二位址信号给记忆库(B)的扇区解码器。

多芯片封装与非闪存存储器系统中的器件选择方案-201280071163.8
发明人： J-K·金姆 -专利权人：康威桑知识产权管理公司
申请日： 2012-11-08 - 公布日： 2014-11-19 - 主分类号： G11C8/12
摘要：本发明提供了多芯片封装与非闪存存储器系统中的器件选择方案。提供了一种存储器系统，其具有存储器控制器以及经由具有多分支连接的公用总线连接到控制器的多个存储器件。存储器控制器通过命令执行器件选择。提供了对应的存储器控制器，其通过命令执行器件选择。可替换地，通过地址执行器件选择。提供了在存储器系统中使用的存储器件，所述系统包括存储器控制器以及包括经由具有多分支连接的公用总线连接到控制器的存储器件的多个存储器件。存储器件具有：包含器件标识符的寄存器；以及器件标识符比较器，其将接收到的输入地址的选定位与寄存器的内容进行比较以确定是否存在匹配。如果器件标识符比较器确定存在匹配，则选择该存储器件。

半导体存储装置、数据存取方法-201410064494.X
发明人：西本正辉 -专利权人：卡西欧计算机株式会社
申请日： 2014-02-25 - 公布日： 2014-08-27 - 主分类号： G11C8/12
摘要：本发明提供一种半导体存储装置，该半导体存储装置具备：多个存储机构，由通过多个触发器构成的行缓冲区、和对所述多个触发器进行时钟供给的时钟供给电路构成；时钟控制机构，其对所述时钟供给电路所输出的时钟的开／关进行控制；选择机构，其对所述多个存储机构的输出中的1个进行选择；和控制机构，其对所述时钟控制机构和所述选择机构进行控制。

一种包含多存储模块的存储器结构-201320139470.7
发明人：亚历山大;俞冰 -专利权人：西安华芯半导体有限公司
申请日： 2013-03-25 - 公布日： 2013-08-21 - 主分类号： G11C8/12
摘要：本实用新型提供一种包含多存储模块的存储器结构，包括至少两个存储模块和一个设置于存储模块外部的延迟电路；每个存储模块包括一个存储阵列和连接该存储阵列的一个阵列控制模块和一个行控制模块,延迟电路连接所有存储模块的存储阵列。本实用新型将现多存储模块中所有延迟模块去除，而在存储模块之外增加一个延迟电路来控制所有存储模块；以降低存储器的功耗和面积。

一种包含多存储模块的存储器结构及其控制方法-201310098156.3
发明人：亚历山大;俞冰 -专利权人：西安华芯半导体有限公司
申请日： 2013-03-25 - 公布日： 2013-06-26 - 主分类号： G11C8/12
摘要：本发明提供一种包含多存储模块的存储器结构及其控制方法，包括多个存储模块和延迟电路；延迟电路包括：命令解码控制模块、延迟模块、若干存储模块地址解码器和锁存器、若干延迟信号锁存器和输出器和用于选择存储模块的地址线；存储模块地址解码器和锁存器、延迟信号锁存器和输出器的数量均与存储模块的数量相同；用于选择存储模块的地址线连接所有存储模块地址解码器和锁存器，存储模块地址解码器和锁存器连接对应的延迟信号锁存器和输出器；延迟信号锁存器和输出器连接对应的存储模块。本发明将现多存储模块中所有延迟模块去除，而在存储模块之外增加一个延迟电路来控制所有存储模块；以降低存储器的功耗和面积。

读出列选择和读出数据总线预充电控制信号的互锁-201310024228.X
发明人： V·L·莱恩斯 -专利权人：莫塞德技术公司
申请日： 2007-10-11 - 公布日： 2013-05-01 - 主分类号： G11C8/12
摘要：一种用于DRAM存储器的列选择和数据总线预充电信号互锁方案。该信号互锁系统包括和DRAM存储器的每个体相关联的列读出使能电路，用于产生用来将数据耦合到共同读出数据总线的列选择信号，并且产生用于停用读出数据总线预充电装置的读出数据总线预充电停用信号。每个列读出使能电路包括具有可调元件的脉冲发生器电路，用于在读出操作中产生至少一个列选择信号脉冲和读出数据总线预充电停用脉冲。脉冲发生器电路确保列选择脉冲总是内嵌在读出数据总线预充电停用脉冲中。从而，在有效的列选择装置和有效的读出数据总线预充电装置之间不存在交迭。

一种存储器集成电路以及存储器阵列-201210097093.5
发明人： P·麦克威廉姆斯;J·阿基雅玛;D·加贝尔 -专利权人：英特尔公司
申请日： 2006-06-30 - 公布日： 2012-08-15 - 主分类号： G11C8/12
摘要：在本发明的一个实施例中，提供了一种存储器集成电路，包括：在存储器阵列中有选择地存取存储单元的地址解码器；具有存储启动位和至少一个子通道选择位的位存储电路的模式寄存器；以及控制逻辑。控制逻辑被耦合到多条地址信号线、地址解码器和模式寄存器。响应于启动位和至少一个子通道选择位，控制逻辑选择一条或多条地址信号线以捕捉独立地址信息，从而支持对存储器阵列的独立子通道存储器存取。控制逻辑将独立地址信息耦合到地址解码器中。

具有数据线切换方案的存储器系统-200980158609.9
发明人：严天宏;卢卡·法索里 -专利权人：桑迪士克3D公司
申请日： 2009-09-29 - 公布日： 2012-04-04 - 主分类号： G11C8/12
摘要：一种包括三维存储器阵列的存储系统，其具有多层组合成块的非易失性存储元件。每个块包括用于有选择地将第一类型阵列线(例如比特线)子集与相应的局部数据线耦合的第一选择电路子集。每个块包括用于有选择地将连接到控制电路的相应局部数据线的子集与全局数据线耦合的第二选择电路子集。为了增加存储器操作的性能，第二选择电路能够彼此独立地改变其选择。例如，对多组非易失性存储元件中每一组的第一非易失性存储元件并发执行存储器操作。独立地检测关于每一组所述第一非易失性存储单元的存储器操作的完成。在独立检测到关于每一组的第一非易失性存储单元的存储器操作完成后，关于相应组独立地进行对每一组第二非易失性存储元件的存储器操作。

非挥发存储器读出电路的列选择电路及其工作方法-200910057734.2
发明人：冯国友;徐亮 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-08-07 - 公布日： 2011-03-23 - 主分类号： G11C8/12
摘要：本发明公开了一种非挥发存储器读出电路的列选择电路，NMOS管M7的漏极连接灵敏放大器输出CL，源极连接到NMOS管M8的漏极，M8的源极与NMOS管M9的漏极作为列信号输出BL，M8的衬底端、M9的衬底端和源极都连接到读写控制信号VCPW。本发明还公开了一种上述电路的工作方法，上电后VCPW接地，ypump接电荷泵输出，进入“读”状态，此时所有列选择电路中高压隔离管M8栅极加4V电压。进入高压操作时，Vpump为1.8V，ypump、YBHV、VCPW切换到VNEG_C。本发明将选择管与隔离管分开，使用高压管M1作隔离作用，低阈值管M4作选择作用，并利用电荷泵电路产生的高压加到高压管M1门级以降低M1的高阈值电压对“读”性能的影响，并且简化了电路结构。

存储器电路-201010115304.4
发明人：津村和宏 -专利权人：精工电子有限公司
申请日： 2010-02-11 - 公布日： 2010-08-18 - 主分类号： G11C8/12
摘要：本发明涉及存储器电路。存储器单元A配置成行列状，在各列中具有存储单元B，该存储单元B用于存储表示各列的存储器单元A的写入是否已经完成的信息，该存储器电路具有利用存储器单元B的存储信息来进行列的选择的电路，在针对某列的所述存储器单元A的写入完成之后，对用于存储该列的写入信息的所述存储器单元B写入写入完成信息。通过该写入而使得所述存储器单元B的存储信息发生变化，利用上述变化的情况，该列从选择状态变成非选择状态，下一列从非选择状态变成选择状态，由此能够对下一列进行写入。通过重复进行该动作来依次选择要进行写入的列。

用于在高速动态随机存取存储器中处理信号的系统及方法-200880109097.2
发明人：巴惠鹏;维克托·王 -专利权人：美光科技公司
申请日： 2008-09-19 - 公布日： 2010-08-18 - 主分类号： G11C8/12
摘要：本发明揭示一种用于操作存储器装置的方法(图3)，其包括提供包含多个时钟周期的定时信号(100)、提供激活信号(102)及提供组地址信号(104、106)。激活命令(ACT，102)在每第一持续时间的时钟周期中执行，且所述组地址信号在所述第一持续时间的时钟周期的至少一部分内为高的。在一个实施例中，所述激活信号的所述第一持续时间为至少四个时钟周期，且所述组地址信号为至少一个时钟周期。本发明还提供一种具有行解码器及作用驱动器的存储器装置。

存储阵列结构、嵌入式存储器及系统级芯片-200910197169.X
发明人：杨光军 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-10-14 - 公布日： 2010-04-14 - 主分类号： G11C8/12
摘要：本发明公开了存储阵列结构、嵌入式存储器及系统级芯片，以提高运行速率，其中所述存储阵列结构包括第一存储阵列、列译码结构及公用行译码结构；以及所述第一存储阵列从列方向划分成两个子存储阵列；所述公用行译码结构由所述两个子存储阵列公用，位于两个子存储阵列之间，用于对所述两个子存储阵列进行行译码；所述列译码结构用于对所述两个子存储阵列进行列译码。

损耗均衡-200880014680.5
发明人：拉塞尔·霍布森 -专利权人：爱特梅尔公司
申请日： 2008-05-02 - 公布日： 2010-03-17 - 主分类号： G11C8/12
摘要：可在存储器装置中指定参考存储器位置。可响应于在所述存储器装置中存储数据而指定存储器位置。如果所识别的存储器位置与所述参考存储器位置相关联，则可将经分配存储器位置指定为与所述参考存储器位置相关，且可均衡所述经分配存储器位置。

在页面擦除功能中具有地址变换检测的译码控制-200880006313.0
发明人：潘弘柏 -专利权人：莫塞德技术公司
申请日： 2008-02-08 - 公布日： 2010-01-27 - 主分类号： G11C8/12
摘要：在这里提供的是用于控制闪速存储器中的多页面擦除操作的电路和方法。多页面擦除操作中的每一个地址的页面地址被锁存在字线译码器中，页面选择复位发生器电路对多页面擦除操作的每一个地址的块地址进行处理。如果该地址涉及不同块中的页面，则复位先前锁存的页面地址。这避免了多页面擦除操作包含不同块中的多个页面时导致产生不正确的电路操作。

独立链路和体选择-200780051575.4
发明人：潘弘柏;吴学俊;金镇祺 -专利权人：莫塞德技术公司
申请日： 2007-12-21 - 公布日： 2009-12-23 - 主分类号： G11C8/12
摘要：提供的一种存储器系统具有多个存储体和多个链路控制器。对于每一存储体，存在第一切换逻辑，用于接收用于每一链路控制器的输出，并且用于传递仅一个链路控制器的输出到所述存储体。对于每一链路控制器，存在第二切换逻辑，用于接收每一存储体的输出，并且用于传递仅一个存储体的输出到所述链路控制器。根据本发明的实施例，存在切换控制器逻辑，用于控制所述第一切换逻辑和所述第二切换逻辑二者的操作，来防止多个链路控制器对同一存储体的同时或者交迭的存取，并且用于防止由同一链路控制器对多个体的同时或者交迭存取。

状态寄存器的并行读取-200780037772.0
发明人：巴里·乔·沃尔福德;詹姆斯·爱德华·沙利文 -专利权人：高通股份有限公司
申请日： 2007-10-09 - 公布日： 2009-09-02 - 主分类号： G11C8/12
摘要：包含并非存储于存储器阵列中的数据的状态信息是通过配置每一存储器装置以驱动N个位的不同子集M上的所述状态信息且三态化其余N-M个位而从多个共享N-位数据总线的并联存储器装置有效读取的。每一存储器装置另外经配置以驱动零个、一个或一个以上与所述子集M相关联的数据选通，且三态化其余数据选通。存储器控制器可同时从并联的两个或两个以上存储器装置读取状态信息，其中每一存储器装置驱动所述N-位总线的单独子集M。每一存储器装置可串行化所述状态信息，且以突发形式在所述总线的所述子集M上将其驱动。每一存储器装置可包括由存储器控制器初始化的配置寄存器以界定其子集M。

闪存控制方法、装置和系统-200910105426.2
发明人：徐长远 -专利权人：成都市华为赛门铁克科技有限公司
申请日： 2009-02-10 - 公布日： 2009-07-22 - 主分类号： G11C8/12
摘要：本发明涉及数据存储领域，尤其涉及一种闪存控制方法、装置和系统。本发明实施例公开的一种闪存控制系统，包括：控制芯片，用于产生片选信息，编码所述片选信息，将编码生成的片选编码发送给解码电路；解码电路，用于接收所述控制芯片发送的片选编码，根据所述片选编码确定片选信号；向所述片选编码对应的闪存，发送确定的片选信号；多片闪存，用于存储数据，根据所述解码电路发送的片选信号进行相应的操作。由于控制芯片与闪存之间设置了解码电路，从而有效了减少控制芯片的管脚数，减少了控制芯片的面积、降低了控制芯片的成本。

专利分类

G 物理

G11 信息存储
G11C 静态存储器
G11C8-00 数字存储器中用于地址选择的装置
G11C8-02 .应用选择矩阵的
G11C8-04 .采用时序寻址器件的，例如，移位寄存器、计数器
G11C8-06 .地址接口装置，例如，地址缓冲器
G11C8-08 .字线控制电路，例如，用于字线的驱动器、增强器、上拉电路、下拉电路、预充电电路
G11C8-10 .译码器

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]读出列选择和读出数据总线预充电控制信号的互锁无效

专利文献下载