[实用新型]一种上电复位电路

摘要

本实用新型提供了一种可集成到芯片内部的带延迟并可产生脉冲的上电复位电路。该上电复位电路包括三部分电路，所述三部分电路中第一电源电压延迟产生电路与第二电源电压延迟产生电路分别与复位信号脉冲产生电路相接第一电源电压延迟产生电路、第二电源电压延迟产生电路和复位信号脉冲产生电路，第一电源电压延迟产生电路与第二电源电压延迟产生电路结构相同，由PMOS晶体管和NMOS晶体管串联而成，仅是其中充当电容作用的NMOS晶体管大小不同，从而使得相对电源电压的延迟不同；复位信号脉冲产生部分由三个反向器和一个异或电路组成。本实用新型工作状态稳定，静态功耗小，可集成到低功耗应用的SOC芯片中。

主权项

一种上电复位电路，包括三部分电路，其特征在于，所述三部分电路中第一电源电压延迟产生电路(100)与第二电源电压延迟产生电路(200)分别与复位信号脉冲产生电路(300)相接；所述第一电源电压延迟产生电路(100)包括：第一偏置电压产生电路(1)，它的一端接电源，一端接地，另一端与第三MOS晶体管(M3)的栅端相连；第一MOS晶体管(M1)，其源端连接到电源，栅端与自身的漏端相连，并连接到第二MOS晶体管(M2)的源端；第二MOS晶体管(M2)，其源端与所述第一MOS晶体管(M1)的漏端相连，栅端接地，漏端与第三MOS晶体管(M3)的漏端相连；第三MOS晶体管(M3)，其源端接地，栅端与所述偏置电压产生电路(1)的一端相连，漏端与第二MOS晶体管(M2)的漏端相连，同时连接到第四MOS晶体管(M4)的栅端；第四MOS晶体管(M4)，其源端和漏端都与地相连，栅端与所述第三MOS晶体管(M3)的漏端相连；第五MOS晶体管(M5)，其栅端与所述第四MOS晶体管(M4)的栅端相连，源端接电源，漏端与第六MOS晶体管(M6)的漏端相连；第六MOS晶体管(M6)，其栅端与所述第四MOS晶体管(M4)的栅端相连，源端接地，漏端与第五MOS晶体管(M5)的漏端相连；第一施密特触发器(3)，其一端与第五MOS晶体管(M5)的漏端相连，另一端与复位信号脉冲产生电路(300)复位信号脉冲产生电路的异或电路(6)一端相连；所述第二电源电压延迟产生电路(200)包括：第二偏置电压产生电路(2)， 第七MOS晶体管(M7)，第八MOS晶体管(M8)，第九MOS晶体管(M9)，第十MOS晶体管(M10)，第十一MOS晶体管(M11)，第十二MOS晶体管(M12)和第二施密特触发器(4)；所述第二电源电压延迟产生电路200)与第一电源电压延迟产生电路(100)电路结构相同；所述第三复位信号脉冲产生电路300)包括：第一反向器电路(5)，输入端与第二电源电压延迟产生电路(200)的施密特电路的输出端相连，输出端与异或电路(6)的一输入端相连；异或电路(6)，两输入端分别与第一电源电压延迟产生电路(100)的输出端和第一反向器电路(5)的输出端相连，输出端连接到第二反向器电路(7)的输入端；第二反向器电路(7)，其输入端连接到异或电路(6)的输出端，输出端连接到第三反向器电路(8)的输入端；第三反向器电路(8)，其输入端连接到第二反向器电路(7)的输出端，输出端连接到电路外部。