[发明专利]半导体集成电路器件

摘要

本发明提供一种半导体集成电路器件，其能够降低I/O单元的高度并防止宽度增大，从而削减I/O单元所占据的区域面积。该半导体集成电路器件，其在核心区域的周围配置有电平移位器电路、以及包含I/O逻辑电路和I/O缓存器电路的I/O单元，配置有I/O逻辑电路的I/O逻辑区域和配置有I/O缓存器电路的I/O缓存器区域与配置有针对I/O单元的焊盘的区域重合，并且彼此并列地配置在与核心区域的边平行的方向上。

主权项

一种半导体集成电路器件，具有：核心区域；沿着所述核心区域的各边分别配置成1列的多个焊盘；以及包含电平移位器电路、I/O逻辑电路以及I/O缓存器电路的多个I/O单元，包含在所述多个I/O单元的每一个中的I/O逻辑电路和I/O缓存器电路配置为与针对所述I/O单元的所述焊盘在俯视观察时重合，配置有所述I/O逻辑电路的I/O逻辑区域和配置有所述I/O缓存器电路的I/O缓存器区域，彼此并列配置在与所述核心区域的边平行的方向上，所述多个焊盘各自的与所述核心区域的边平行的方向上的宽度大于等于配置有所述I/O单元的I/O单元区域的与所述核心区域的边平行的方向上的宽度。