[发明专利]半导体装置及其制造方法无效
| 申请号： | 201210316409.5 | 申请日： | 2012-08-30 |
| 公开（公告）号： | CN103325818A | 公开（公告）日： | 2013-09-25 |
| 发明（设计）人： | 奥畠隆嗣 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L29/40 | 分类号： | H01L29/40;H01L29/06;H01L29/78;H01L21/28;H01L21/336 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 王成坤;胡建新 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施方式涉及的半导体装置具有：第一导电型的第一半导体层；第二导电型的第二半导体层，设置在上述第一半导体层上；第一导电型的第三半导体层，选择性地设置在上述第二半导体层的表面上；绝缘膜，以覆盖自上述第三半导体层的上表面至上述第一半导体层的沟槽的内壁设置；场板电极，设置在上述沟槽的下部；栅电极，隔着绝缘膜设置在上述场板电极上；以及第二导电型的第四半导体层，至少设置在上述沟槽的正下方区域，并且与上述绝缘膜相接。 | ||
| 搜索关键词： | 半导体 装置 及其 制造 方法 | ||
【主权项】：
一种半导体装置，具有：第一导电型的第一半导体层；第二导电型的第二半导体层，设置在上述第一半导体层上；第一导电型的第三半导体层，选择性地设置在上述第二半导体层的表面；绝缘膜，以覆盖沟槽的内壁的方式设置，上述沟槽自上述第三半导体层的上表面到达上述第一半导体层；场板电极，设置在上述沟槽的下部；栅电极，隔着绝缘膜设置在上述场板电极上；第二导电型的第四半导体层，至少设置在上述沟槽的正下方区域，并且与上述绝缘膜相接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210316409.5/，转载请声明来源钻瓜专利网。
- 上一篇：发光二极管元件及其制造方法
- 下一篇：半导体装置
- 同类专利
- 专利分类
