[发明专利]半导体结构的制造方法有效
申请号: | 201210273265.X | 申请日: | 2012-08-02 |
公开(公告)号: | CN103579121A | 公开(公告)日: | 2014-02-12 |
发明(设计)人: | 徐震球;赖东明;薛凯安;黄铭德 | 申请(专利权)人: | 钜晶电子股份有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种半导体结构的制造方法。提供具有晶胞区及周边区的基底。在晶胞区及周边区的基底上依序形成氧化材料层及第一导体材料层。进行一图案化步骤,以于晶胞区的基底上形成第一堆叠结构以及于周边区的基底上形成第二堆叠结构。于第一堆叠结构的侧壁上形成第一间隙壁以及于第二堆叠结构的侧壁上形成第二间隙壁。在第一堆叠结构两侧的基底中形成至少二第一掺杂区以及于第二堆叠结构两侧的基底中形成二第二掺杂区。至少于第一堆叠结构上形成介电层及第二导体层。晶胞区中的第一堆叠结构、介电层及第二导体层构成一电荷存储结构。 | ||
搜索关键词: | 半导体 结构 制造 方法 | ||
【主权项】:
一种半导体结构的制造方法,包括:提供一基底,该基底具有晶胞区及逻辑电路区;在该晶胞区及该逻辑电路区的该基底上依序形成一氧化材料层及一第一导体材料层;进行一图案化步骤,以在该晶胞区的该基底上形成一第一堆叠结构以及在该逻辑电路区的该基底上形成一第二堆叠结构;在该第一堆叠结构的侧壁上形成一第一间隙壁以及于该第二堆叠结构的侧壁上形成一第二间隙壁;在该第一堆叠结构两侧的该基底中形成至少二第一掺杂区以及于该第二堆叠结构两侧的该基底中形成二第二掺杂区;以及至少于该第一堆叠结构上形成一介电层及一第二导体层,其中该晶胞区中的该第一堆叠结构、该介电层及该第二导体层构成一电荷存储结构,且该第二堆叠结构为一逻辑晶体管。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于钜晶电子股份有限公司,未经钜晶电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210273265.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造