[发明专利]半导体结构的制造方法

权利要求书

1.一种半导体结构的制造方法，包括：

提供一基底，该基底具有晶胞区及逻辑电路区；

在该晶胞区及该逻辑电路区的该基底上依序形成一氧化材料层及一第一导体材料层；

进行一图案化步骤，以在该晶胞区的该基底上形成一第一堆叠结构以及在该逻辑电路区的该基底上形成一第二堆叠结构；

在该第一堆叠结构的侧壁上形成一第一间隙壁以及于该第二堆叠结构的侧壁上形成一第二间隙壁；

在该第一堆叠结构两侧的该基底中形成至少二第一掺杂区以及于该第二堆叠结构两侧的该基底中形成二第二掺杂区；以及

至少于该第一堆叠结构上形成一介电层及一第二导体层，其中该晶胞区中的该第一堆叠结构、该介电层及该第二导体层构成一电荷存储结构，且该第二堆叠结构为一逻辑晶体管。

2.如权利要求1所述的半导体结构的制造方法，其中于进行该图案化步骤的步骤中，同时于该基底的该晶胞区的该第一堆叠结构的一侧形成一选择晶体管，

其中于形成该第一间隙壁及该第二间隙壁的步骤中，同时于该选择晶体管的侧壁上形成一第三间隙壁，以及

其中该些第一掺杂区还形成于该选择晶体管两侧的该基底中，该电荷存储结构与该选择晶体管共用一个第一掺杂区。

3.如权利要求1所述的半导体结构的制造方法，其中该介电层为单层结构或多层结构。

4.如权利要求1所述的半导体结构的制造方法，其中该介电层及该第二导体层还沿着该第一堆叠结构的侧壁延伸至该晶胞区的该第一堆叠结构的一侧的该基底上，且

其中该些第一掺杂区配置于该第二导体层两侧的该基底中。

5.如权利要求4所述的半导体结构的制造方法，其中该介电层为单层结构。

6.如权利要求1所述的半导体结构的制造方法，其中该基底还具有一电阻器区。

7.如权利要求6所述的半导体结构的制造方法，其中在进行该图案化步骤的步骤中，同时在该电阻器区的该基底上形成一第三堆叠结构，

其中在形成该第一间隙壁及该第二间隙壁的步骤中，同时在该第三堆叠结构的侧壁上形成一第三间隙壁，且

其中该介电层与该第二导体层还形成于该第三堆叠结构上且曝露出该第三堆叠结构的部分上表面。

8.如权利要求7所述的半导体结构的制造方法，还包括在该电荷存储结构的侧壁上形成一第四间隙壁、在该第二堆叠结构的侧壁上形成一第五间隙壁、以及在该第三堆叠结构上的该介电层与该第二导体层的侧壁上形成一第六间隙壁；以及

至少于该电荷存储结构的上表面、该第二堆叠结构的上表面、该第三堆叠结构的部分上表面、以及该第三堆叠结构上的该第二导体层的上表面上形成一金属硅化物层。

9.如权利要求8所述的半导体结构的制造方法，其中该金属硅化物层的材料包括硅化钴。

10.如权利要求8所述的半导体结构的制造方法，还包括形成两个导体插塞与该第三堆叠结构上的该金属硅化物层电连接。

11.如权利要求6所述的半导体结构的制造方法，其中该介电层与该第二导体层还于该电阻器区的该基底上形成一第三堆叠结构。

12.如权利要求11所述的半导体结构的制造方法，还包括在该电荷存储结构的侧壁上形成一第三间隙壁、在该第二堆叠结构的侧壁上形成一第四间隙壁、以及在该第三堆叠结构的侧壁上形成一第五间隙壁；以及

至少在该电荷存储结构的上表面、该第二堆叠结构的上表面、以及该第三堆叠结构的上表面上形成一金属硅化物层。

13.如权利要求12所述的半导体结构的制造方法，其中该金属硅化物层的材料包括硅化钴。

14.如权利要求12所述的半导体结构的制造方法，其中该金属硅化物层还形成于该第三堆叠结构的两侧的该基底上。

15.如权利要求14所述的半导体结构的制造方法，还包括形成两个导体插塞与该第三堆叠结构的两侧的该基底上的该金属硅化物层电连接。

16.如权利要求1所述的半导体结构的制造方法，其中该基底还具有电容器区。