[发明专利]半导体结构的制造方法

说明书

技术领域

本发明涉及一种半导体结构的制造方法，且特别是涉及一种将存储单元与周边逻辑元件、电阻器或电容器整合的半导体结构的制造方法。

背景技术

非挥发性存储体元件由于具有可多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种存储体元件。

具有穿隧氧化物的可抹除且可编程只读存储器（EPROM with Tunnel Oxide，ETOX）为一种常见的存储单元结构，其以掺杂多晶硅制作浮置栅极与控制栅极，以进行抹除/写入的操作。此外，为了避免ETOX因过度抹除/写入而导致数据误判的问题，可在存储单元的一侧串接一选择晶体管（select transistor），而形成两晶体管（2T）结构。通过选择晶体管来控制存储单元的程序化和读取，来进行多次可编程化（Multiple-Time Programming；MTP）操作。

随着多功能芯片的发展，晶胞区的存储单元与周边区的逻辑元件、电阻器或电容器等常会制作在同一个芯片上。然而，存储单元与周边元件的制作工艺通常是分开进行的，因此需要多个光掩模以及复杂的制作工艺步骤，会增加成本及减少竞争力。

发明内容

有鉴于此，本发明的目的在于提供一种半导体结构的制造方法，可以利用现有的制作工艺轻易地将存储单元与周边逻辑元件、电阻器或电容器整合在一起。

为达上述目的，本发明提出一种半导体结构的制造方法。提供具有晶胞区及逻辑电路区的基底。于晶胞区及逻辑电路区的基底上依序形成氧化材料层及第一导体材料层。进行一图案化步骤，以于晶胞区的基底上形成第一堆叠结构以及于逻辑电路区的基底上形成第二堆叠结构。于第一堆叠结构的侧壁上形成第一间隙壁以及于第二堆叠结构的侧壁上形成第二间隙壁。于第一堆叠结构两侧的基底中形成至少二第一掺杂区以及于第二堆叠结构两侧的基底中形成二第二掺杂区。至少于第一堆叠结构上形成介电层及第二导体层。晶胞区中的第一堆叠结构、介电层及第二导体层构成电荷存储结构，且第二堆叠结构为逻辑晶体管。

在本发明的一实施例中，于进行上述图案化步骤的步骤中，同时于基底的晶胞区的第一堆叠结构的一侧形成一选择晶体管。于形成第一间隙壁及第二间隙壁的步骤中，同时于选择晶体管的侧壁上形成第三间隙壁。此外，第一掺杂区还形成于选择晶体管两侧的基底中，电荷存储结构与选择晶体管共用一个第一掺杂区。

在本发明的一实施例中，上述介电层为单层结构或多层结构。

在本发明的一实施例中，上述介电层及第二导体层还沿着第一堆叠结构的侧壁延伸至晶胞区的第一堆叠结构的一侧的基底上，且第一掺杂区配置于第二导体层两侧的基底中。

在本发明的一实施例中，上述介电层为单层结构。

在本发明的一实施例中，上述基底还具有电阻器区。

在本发明的一实施例中，于进行上述图案化步骤的步骤中，同时于电阻器区的基底上形成第三堆叠结构。于形成第一间隙壁及第二间隙壁的步骤中，同时于第三堆叠结构的侧壁上形成第三间隙壁。此外，介电层与第二导体层还形成于第三堆叠结构上且曝露出第三堆叠结构的部分上表面。

在本发明的一实施例中，上述半导体结构的制造方法还包括：于电荷存储结构的侧壁上形成第四间隙壁、于第二堆叠结构的侧壁上形成第五间隙壁、以及于第三堆叠结构上的介电层与第二导体层的侧壁上形成第六间隙壁；以及至少于电荷存储结构的上表面、第二堆叠结构的上表面、第三堆叠结构的部分上表面、以及第三堆叠结构上的第二导体层的上表面上形成金属硅化物层。

在本发明的一实施例中，上述金属硅化物层的材料包括硅化钴。

在本发明的一实施例中，上述半导体结构的制造方法还包括形成二导体插塞与第三堆叠结构上的金属硅化物层电连接。

在本发明的一实施例中，上述介电层与第二导体层还于电阻器区的基底上形成第三堆叠结构。

在本发明的一实施例中，上述半导体结构的制造方法还包括：于电荷存储结构的侧壁上形成第三间隙壁、于第二堆叠结构的侧壁上形成第四间隙壁、以及于第三堆叠结构的侧壁上形成第五间隙壁；以及至少于电荷存储结构的上表面、第二堆叠结构的上表面、以及第三堆叠结构的上表面上形成金属硅化物层。

在本发明的一实施例中，上述金属硅化物层的材料包括硅化钴。

在本发明的一实施例中，上述金属硅化物层还形成于第三堆叠结构的两侧的基底上。