[发明专利]一种相变随机存储器阵列与外围电路芯片的集成方法有效
申请号: | 201210074222.9 | 申请日: | 2012-03-20 |
公开(公告)号: | CN102637641A | 公开(公告)日: | 2012-08-15 |
发明(设计)人: | 缪向水;周娇;周文利 | 申请(专利权)人: | 华中科技大学 |
主分类号: | H01L21/82 | 分类号: | H01L21/82 |
代理公司: | 华中科技大学专利中心 42201 | 代理人: | 曹葆青 |
地址: | 430074 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明属于微纳电子学技术领域,涉及一种相变随机存储器阵列与CMOS流片外围电路芯片的集成方法,包括:将外围电路芯片上顶层金属阵列或/和顶层钨塞阵列的钝化层去掉;保留顶层金属阵列,或去掉顶层金属阵列并保留顶层金属层与次顶层金属层之间的顶层钨塞阵列;外围电路芯片顶层表面待集成存储器阵列的区域以外的位置制作定标符号;将存储器阵列的下电极层制作在顶层金属阵列或者顶层钨塞阵列上面,然后依次制作存储器阵列其他各层,实现外围电路芯片与存储器阵列的集成。这样可以进一步研究CMOS工艺与相变随机存储器的兼容性、CMOS寄生效应对相变随机存储器的影响等问题,对相变随机存储器走向实用化,商业化具有较大的意义。 | ||
搜索关键词: | 一种 相变 随机 存储器 阵列 外围 电路 芯片 集成 方法 | ||
【主权项】:
一种相变随机存储器阵列与外围电路芯片的集成方法,其特征在于,该方法包括下述步骤: 第1步 去除在外围电路芯片上待集成相变随机存储器阵列的区域的钝化层,所述待集成相变随机存储器阵列的区域为顶层金属阵列,或者顶层钨塞阵列,或者顶层金属阵列和顶层钨塞阵列所在的区域;保留顶层金属阵列,或者去掉顶层金属阵列并保留顶层金属层与次顶层金属层之间的顶层钨塞阵列;第2步 在外围电路芯片顶层表面待集成相变随机存储器阵列的区域以外的位置制作定标符号;第3步 将相变随机存储器阵列的下电极层制作在顶层金属阵列或者顶层钨塞阵列上面;第4步 依次制作相变随机存储器阵列的其他各层,实现外围电路芯片与存储器阵列的集成。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华中科技大学,未经华中科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210074222.9/,转载请声明来源钻瓜专利网。
- 上一篇:卷针机构
- 下一篇:分集接收切换控制方法及分集接收机
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造