[发明专利]半导体集成电路装置的制造方法有效

专利信息
申请号: 201210068756.0 申请日: 2008-06-19
公开(公告)号: CN102623402A 公开(公告)日: 2012-08-01
发明(设计)人: 牧浩;横森刚;大久保达行 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L21/78 分类号: H01L21/78;H01L21/683;H01L21/67
代理公司: 北京市金杜律师事务所 11256 代理人: 陈伟;金杨
地址: 日本神*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体装置的制造方法。在半导体集成电路装置的制造工序中,在组装工序的划片后的芯片的拾取工序中,由于迅速的芯片的薄膜化而使得降低拾取不良成为重要的课题。特别是,因剥离动作造成的芯片周边部的弯曲很有可能导致芯片的破裂、缺损。为了解决这些的课题的本申请发明是在通过吸引吸嘴真空吸附芯片以从划片带(粘接带)等剥离的情况下,通过监视吸引吸嘴的真空吸附系统的流量,来监视芯片从粘接带完全剥离以前的芯片的弯曲状态。
搜索关键词: 半导体 集成电路 装置 制造 方法
【主权项】:
一种半导体集成电路装置的制造方法,其特征在于,包含下述的工序:(a)将多个芯片向芯片处理装置的芯片拾取部供给的工序;(b)在将上述芯片拾取部的上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面的状态下,将上述第一芯片向上述芯片处理装置的芯片键合部移送的工序;(c)在上述工序(b)后,在主要是通过与上述橡胶片的上述下表面之间的物理吸附来保持上述第一芯片的上述表面的状态下,使上述第一芯片的背面侧落到在上述芯片处理装置的上述芯片键合部上所放置的布线基板的上表面的工序;(d)在上述工序(c)后,通过由上述橡胶片的上述下表面对上述第一芯片的上述表面向下方加压,将上述第一芯片经由上述第一芯片的上述背面和上述布线基板的上述上表面之间的粘接部件层而固定在上述布线基板的上述上表面的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210068756.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top