[发明专利]像素结构及其制作方法有效
申请号: | 201210067737.6 | 申请日: | 2012-03-12 |
公开(公告)号: | CN102593052A | 公开(公告)日: | 2012-07-18 |
发明(设计)人: | 高逸群;邱皓麟;林俊男 | 申请(专利权)人: | 友达光电股份有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;G02F1/1362;G02F1/1368 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 梁挥;王颖 |
地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提出一种像素结构及其制作方法。该制作方法包括,首先,在基板上形成第一图案化金属层,包括扫描线以及栅极。再于第一图案化金属层上依序形成第一绝缘层、半导体层、蚀刻阻挡图案以及金属层。接着,图案化此金属层和半导体层以形成第二图案化金属层和图案化半导体层。第二图案化金属层包括数据线、源极与漏极。图案化半导体层包括完全重叠于第二图案化金属层的第一半导体图案以及不重叠于第二图案化金属层的第二半导体图案,其中第二半导体图案包括位于源极与漏极之间的通道图案以及包围第一半导体图案的边缘图案。 | ||
搜索关键词: | 像素 结构 及其 制作方法 | ||
【主权项】:
一种像素结构的制作方法,其特征在于,包括:在一基板上形成一第一图案化金属层,该第一图案化金属层包括一扫描线以及连接于该扫描线的一栅极;在该第一图案化金属层上依序地形成一第一绝缘层、一半导体层以及一蚀刻阻挡图案,该蚀刻阻挡图案位于该栅极上方;在该半导体层以及该蚀刻阻挡图案上形成一金属层;图案化该金属层以及该半导体层以形成一第二图案化金属层以及一图案化半导体层,该第二图案化金属层包括一数据线、一源极与一漏极,该数据线的延伸方向与该扫描线的延伸方向相交,该源极与该漏极彼此相对并位于该蚀刻阻挡图案上,该图案化半导体层包括完全地重叠于该第二图案化金属层的一第一半导体图案以及不重叠于该第二图案化金属层的一第二半导体图案,其中该第二半导体图案包括位于该源极与该漏极之间的一通道图案以及包围该第一半导体图案的一边缘图案;该基板上形成一第二绝缘层并于该第二绝缘层上形成暴露出该漏极的一接触开口;以及在该第二绝缘层上形成一像素电极,且该像素电极透过该接触开口连接至该漏极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于友达光电股份有限公司,未经友达光电股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210067737.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造