[发明专利]像素结构及其制作方法有效
| 申请号: | 201210067737.6 | 申请日: | 2012-03-12 |
| 公开(公告)号: | CN102593052A | 公开(公告)日: | 2012-07-18 |
| 发明(设计)人: | 高逸群;邱皓麟;林俊男 | 申请(专利权)人: | 友达光电股份有限公司 |
| 主分类号: | H01L21/77 | 分类号: | H01L21/77;G02F1/1362;G02F1/1368 |
| 代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 梁挥;王颖 |
| 地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 像素 结构 及其 制作方法 | ||
技术领域
本发明涉及一种像素结构及其制作方法,且特别是关于一种含有蚀刻阻挡图案的像素结构及其制作方法。
背景技术
现今社会多媒体技术相当发达,多半受惠于半导体元件与显示装置的进步。就显示器而言,具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器已逐渐成为市场的主流。一般而言,薄膜晶体管液晶显示器主要是由一薄膜晶体管阵列基板、一彩色滤光片与夹于两基板之间的液晶层所构成。
公知的薄膜晶体管阵列基板包括多条扫描线、多条数据线以及多个像素结构。详细地说,像素结构包括薄膜晶体管与像素电极,其中薄膜晶体管将像素电极与所对应的扫描线与数据线电性连接。薄膜晶体管一般包括有连接于扫描线的栅极、位于栅极上的半导体层、位于半导体层上的源极与漏极,其中源极连接于数据线。
制作像素结构时必须将沉积于基板上的膜层(包括有金属层、半导体材料层、绝缘层等)图案化以形成所需要的元件。公知像素结构大致上由第一金属层、第一绝缘层、半导体层、第二金属层、第二绝缘层以及像素电极层等膜层所构成,其中第一图案化金属层包括扫描线与栅极,而第二图案化金属层包括数据线、源极与漏极。由于这五个膜层必须分别被图案化,所以公知像素结构的制作包括有五道掩模工艺。
在五道掩模工艺中,在蚀刻第二层金属层时,半导体层表面易被侵蚀,故现有技术提出在半导体层上方形成蚀刻阻挡图案以保护半导体层,并提供蚀刻终止(etching stop)的效果。因此,像素结构的制作从五道掩模工艺变成六道掩模工艺。六道掩模工艺除了须要多一道掩模使制作成本较高外,其面临的问题还包括半导体层与蚀刻阻挡图案的对位问题。
发明内容
本发明提供一种像素结构及其制作方法,其利用相同掩模工艺制作半导体层与第二金属层,进而减少掩模数并改善半导体层与蚀刻阻挡图案的对位问题。
本发明提供一种像素结构及其制作方法,该方法包括在基板上形成第一图案化金属层,包括扫描线以及连接于扫描线的栅极,再于第一图案化金属层上依序地形成第一绝缘层、半导体层以及蚀刻阻挡图案,此蚀刻阻挡图案位于栅极上方,接着,在半导体层以及蚀刻阻挡图案上形成金属层,并图案化金属层以及半导体层以形成第二图案化金属层以及图案化半导体层,此第二图案化金属层包括数据线、源极与漏极,数据线的延伸方向与扫描线的延伸方向相交,源极与漏极彼此相对并位于蚀刻阻挡图案上,图案化半导体层包括完全地重叠于第二图案化金属层的第一半导体图案以及不重叠于第二图案化金属层的第二半导体图案,其中第二半导体图案包括位于源极与漏极之间的通道图案以及包围第一半导体图案的边缘图案。最后,在基板上形成第二绝缘层并在其上形成暴露出漏极的接触开口以及于第二绝缘层上形成像素电极,且像素电极通过接触开口连接至漏极。
在本发明的一实施例中,前述的第二半导体图案的边缘图案连续地包围在第一半导体图案的边缘。
在本发明的一实施例中,前述的图案化半导体层的面积大于第二图案化金属层的面积。
在本发明的一实施例中,前述的第二图案化金属层与图案化半导体层实质上彼此接触。
在本发明的一实施例中,前述的图案化金属层以及半导体层的方法包括在金属层以及半导体层上形成图案化光阻层,此图案化光阻层包括第一光阻图案以及第二光阻图案,第一光阻图案的厚度大于第二光阻图案且第二光阻图案包围第一光阻图案,以图案化光阻层为掩模进行第一蚀刻步骤,将暴露的部分金属层以及下方的部分半导体层移除,以构成预图案化金属层以及图案化半导体层;移除第二光阻图案并使第一光阻图案薄化为第三光阻图案,以暴露出部分预图案化金属层;以第三光阻图案为掩模进行第二蚀刻步骤,将暴露的部分预图案化金属层移除而形成第二图案化金属层,并且移除第三光阻图案;其中预图案化金属层相对图案化光阻图案内缩第一距离而图案化半导体层相对预图案化金属层内缩第二距离。
在本发明的一实施例中,前述的第二光阻图案由第一光阻图案向外延伸的宽度大于第一距离与第二距离的总和。
在本发明的一实施例中,前述的形成图案化光阻层的方法包括利用掩模进行光刻步骤以图案化形成在基板上的光阻层且掩模包括灰阶掩模、半透掩模或狭缝式掩模。
在本发明的一实施例中,前述的掩模具有透光率不同的第一透光区、第二透光区以及第三透光区,且进行光刻步骤时,光线通过第一透光区、第二透光区以及第三透光区而将光阻层图案化以分别地形成第一光阻图案以及第二光阻图案。
在本发明的一实施例中,前述的第二透光区的透光率介于第一透光区的透光率与第三透光区的透光率之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于友达光电股份有限公司,未经友达光电股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210067737.6/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





