[实用新型]具有p埋层的纵向沟道SOI nLDMOS器件单元

摘要

本实用新型涉及一种具有p埋层的纵向沟道SOI nLDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本实用新型包括p型半导体衬底、隐埋氧化层、p型埋层区、n型轻掺杂漂移区、p型阱区、p型欧姆接触区、n型源区、纵向栅氧化层、n型缓冲区、n型漏区、场氧区、纵向n型多晶硅栅极和金属电极引线。器件上部设置有深沟槽纵向栅氧化层、两个场氧化层、纵向n型多晶硅栅极以及金属层。本实用新型在n型轻掺杂漂移区与隐埋氧化层之间引入p型埋层区，当器件处于正向阻断态且漏源之间存在高压时，形成的反向偏置pn结能够承受器件绝大部分纵向耐压，提高了器件的纵向耐压性能，改善了器件电学特性的热稳定性、耐高温特性和器件的散热特性。

主权项

具有p埋层的纵向沟道SOI nLDMOS器件单元，包括p型半导体衬底(1)、隐埋氧化层(2)、p埋层区(3)、n型轻掺杂漂移区(4)、栅氧化层(5)，其特征在于：隐埋氧化层(2)覆盖在p型半导体衬底(1)上，p埋层区(3)覆盖在隐埋氧化层(2)上，n型轻掺杂漂移区(4)和栅氧化层(5)并排设置在p埋层区(3)上，n型轻掺杂漂移区(4)与栅氧化层(5)相接，n型重掺杂多晶硅栅(6)紧邻栅氧化层(5)设置，n型重掺杂多晶硅栅(6)的一侧与栅氧化层(5)相接；在n型轻掺杂漂移区(4)顶部的两侧分别嵌入p型阱区(12)和n型缓冲区(15)，其中p型阱区(12)为p型较重掺杂半导体区，n型缓冲区(15)为n型较重掺杂半导体区，p型阱区(12)的一侧与栅氧化层(5)相接；p型阱区(12)的顶部嵌入n型源区(10)和p型欧姆接触区(11)，n型源区(10)的一侧与p型欧姆接触区(11)相接，n型源区(10)的另一侧与栅氧化层(5)相接，p型欧姆接触区(11)设置在n型源区(10)与n型缓冲区(15)之间；n型缓冲区(15)的顶部嵌入n型漏区(14)，p型欧姆接触区(11)与n型漏区(14)之间顺序间隔有p型阱区(12)、n型轻掺杂漂移区(4)和n型缓冲区(15)；所述的p型欧姆接触区(11)为p型重掺杂形成，n型源区(10)和n型漏区(14)为n型重掺杂形成；栅氧化层(5)的顶部设置有第一场氧化层(8‑1)，第一场氧化层(8‑1)覆盖了相邻的栅氧化层(5)的顶部、n型重掺杂多晶硅栅(6)的顶部，以及n型源区(10)顶部的一部分；n型轻掺杂漂移区(4)的顶部设置有第二场氧化层(8‑2)，第二场氧化层(8‑2)覆盖了相邻的p型欧姆接触区(11)顶部的一部分、p型阱区(12)的顶部、n型轻掺杂漂移区(4)的顶部、n型缓冲区(15)的顶部、以及n型漏区(14)顶部的一部分；金属栅极(7)紧邻n型重掺杂多晶硅栅(6)设置，并与n型重掺杂多晶硅栅(6)的另一侧、以及栅氧化层(5)和第一场氧化层(8‑1)相接；n型源区(10)的顶部设置有金属源极(9)，金属源极(9)覆盖了相邻的第一场氧化层(8‑1)顶部的一部分、n型源区(10)顶部的一部分、p型欧姆接触区(11)顶部的一部分、以及第二场氧化层(8‑2)顶部的一部分；n型漏区(14)的顶部设置有金属漏极(13)，金属漏极(13)覆盖了相邻的n型漏区(14)顶部的一部分以及第二场氧化层(8‑2)顶部的一部分。