[实用新型]具有p埋层的纵向沟道SOI nLDMOS器件单元

说明书

技术领域

本实用新型属于半导体技术领域，涉及一种具有p型埋层（BPL）的纵向沟道SOI（绝缘层上半导体）nLDMOS（n沟道横向双扩散金属-氧化物-半导体场效应晶体管）器件新结构。

背景技术

SOI LDMOS器件由于其较高的集成度、较高的工作频率和温度、较强的抗辐照能力、极小的寄生效应、较低的成本以及较高的可靠性，作为无触点高频功率电子开关或功率放大器、驱动器在智能电力电子、高温环境电力电子、空间电力电子、交通工具电力电子和射频通信、物联网等领域具有广泛应用。传统集成纵向沟道SOI nLDMOS是在SOI衬底的n^-型顶层半导体上形成场氧化层；在近源极侧刻蚀成一个深槽并在槽壁上生长一纵向薄栅氧化层，然后在槽中覆盖n型重掺杂的低阻多晶硅栅极，并引出栅极金属引线；在临近纵向栅氧化层的顶层半导体上表面采用p^-、n⁺两次离子注入形成纵向短沟道nMOSFET，附加p⁺离子注入掺杂实现p阱(p-well)欧姆接触，由n⁺、p⁺区引出源极金属引线；在近漏极端通过离子注入形成n型缓冲区，在该n型缓冲区刻槽进行n⁺离子注入形成漏极区并利用欧姆接触引出金属漏极；在p阱区下面自p阱边缘、纵向氧化层与顶层半导体界面开始到缓冲区与漏极区的边界止，位于隐埋氧化层与场氧化层之间的顶层半导体区域均为漂移区。该集成纵向沟道(VC) SOI nLDMOS器件中由于存在厚隐埋氧化层，衬底几乎不参与耐压；当器件工作中遇到电压尖峰时，器件容易被优先横向击穿，严重影响了器件耐压性能的改善，同时较厚的隐埋氧化层将带来严重的自加热效应，影响器件的散热和电学特性的热稳定性，不利于提高器件和系统的可靠性与稳定性。

发明内容

本实用新型的目的在于针对现有技术的不足，提供一种具有p埋层的纵向沟道SOI nLDMOS器件单元，通过引入纵向的反向偏置pn结承受器件绝大部分纵向耐压，从而大大拓展提高器件横向耐压性能的空间，打破限制器件横向耐压改善的纵向耐压低的瓶颈。

本实用新型包括p型半导体衬底、隐埋氧化层、p埋层区、n型轻掺杂漂移区、栅氧化层，隐埋氧化层覆盖在p型半导体衬底上，p埋层区覆盖在隐埋氧化层上，n型轻掺杂漂移区和栅氧化层并排设置在p埋层区上，n型轻掺杂漂移区与栅氧化层相接，n型重掺杂多晶硅栅紧邻栅氧化层设置，n型重掺杂多晶硅栅的一侧与栅氧化层相接。

在n型轻掺杂漂移区顶部的两侧分别嵌入p型阱区和n型缓冲区，其中p型阱区为p型较重掺杂半导体区，n型缓冲区为n型较重掺杂半导体区，p型阱区的一侧与栅氧化层相接；p型阱区的顶部嵌入n型源区和p型欧姆接触区，n型源区的一侧与p型欧姆接触区相接，n型源区的另一侧与栅氧化层相接，p型欧姆接触区设置在n型源区与n型缓冲区之间；n型缓冲区的顶部嵌入n型漏区，p型欧姆接触区与n型漏区之间顺序间隔有p型阱区、n型轻掺杂漂移区和n型缓冲区；所述的p型欧姆接触区为p型重掺杂形成，n型源区和n型漏区为n型重掺杂形成。

栅氧化层的顶部设置有第一场氧化层，第一场氧化层覆盖了相邻的栅氧化层的顶部、n型重掺杂多晶硅栅的顶部，以及n型源区顶部的一部分；n型轻掺杂漂移区的顶部设置有第二场氧化层，第二场氧化层覆盖了相邻的p型欧姆接触区顶部的一部分、p型阱区的顶部、n型轻掺杂漂移区的顶部、n型缓冲区的顶部、以及n型漏区顶部的一部分。

金属栅极紧邻n型重掺杂多晶硅栅设置，并与n型重掺杂多晶硅栅的另一侧、以及栅氧化层和第一场氧化层相接。

n型源区的顶部设置有金属源极，金属源极覆盖了相邻的第一场氧化层顶部的一部分、n型源区顶部的一部分、p型欧姆接触区顶部的一部分、以及第二场氧化层顶部的一部分；n型漏区的顶部设置有金属漏极，金属漏极覆盖了相邻的n型漏区顶部的一部分以及第二场氧化层顶部的一部分。

本实用新型在集成纵向沟道SOI nLDMOS器件结构的n型轻掺杂漂移区与隐埋氧化层间引入p型埋层区，当器件处于正向阻断态，在器件漏极与源极之间存在高电压时，n型轻掺杂漂移区与p型埋层区间的反向偏置pn结形成的耗尽层能够承受器件绝大部分纵向耐压，提高了器件的纵向耐压性能，同时使用薄隐埋氧化层能够明显减弱器件的自加热效应，提高器件的散热性能，有利于改善器件热稳定性、耐高温特性，提高器件和系统的可靠性。

附图说明

图1为本实用新型的结构示意图；

图2为图1的俯视图；

图3为图1的A-A截面示意图；