[发明专利]高压超结MOSFET结构及P型漂移区形成方法有效
| 申请号： | 201110444663.9 | 申请日： | 2011-12-27 |
| 公开（公告）号： | CN102522338A | 公开（公告）日： | 2012-06-27 |
| 发明（设计）人： | 赵金波;王维建;闻永祥 | 申请（专利权）人： | 杭州士兰集成电路有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/06 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 郑玮 |
| 地址： | 310018 浙江省杭州市（*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种高压超结MOSFET的P型漂移区形成方法，包括如下步骤：提供半导体衬底，在所述半导体衬底上生长第一N型外延层；向所述第一N型外延层进行硼离子注入，形成硼注入区；在已注入离子的第一N型外延层上由下至上依次生长第二N型外延层和氧化膜；依次蚀刻氧化膜、第二N型外延层，在对应于硼注入区部位形成沟槽，蚀刻停止在所述第一N型外延层上；对所述沟槽的侧壁进行倾角注入，形成掺杂层；去除氧化膜后，在第二N型外延层上和所述沟槽中生长第三N型外延层；将上述结构进行退火工艺，形成P型漂移区。通过采用外延与沟槽相结合技术，在显著降低导通电阻和提高击穿电压的基础上，简化了工艺又降低了工艺难度，适宜批量生成。 | ||
| 搜索关键词： | 高压 mosfet 结构 漂移 形成 方法 | ||
【主权项】：
一种高压超结MOSFET的P型漂移区形成方法，其特征在于，包括如下步骤：提供半导体衬底，在所述半导体衬底上生长第一N型外延层；向所述第一N型外延层进行硼离子注入，形成硼注入区；在已注入离子的第一N型外延层上由下至上依次生长第二N型外延层和氧化膜；依次蚀刻氧化膜、第二N型外延层，在对应于硼注入区部位形成沟槽，蚀刻停止在所述第一N型外延层上；对所述沟槽的侧壁进行硼离子倾角注入，形成掺杂层；去除氧化膜后，在第二N型外延层上和所述沟槽中生长第三N型外延层；将上述结构进行退火工艺，使硼注入区和掺杂层中的硼离子进行扩散，形成P型漂移区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州士兰集成电路有限公司，未经杭州士兰集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110444663.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
