[发明专利]互补金属氧化物半导体工艺中寄生垂直型PNP管的方法无效
申请号: | 201110265313.6 | 申请日: | 2011-09-08 |
公开(公告)号: | CN102437056A | 公开(公告)日: | 2012-05-02 |
发明(设计)人: | 徐炯;魏峥颖;郭明升 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/331 | 分类号: | H01L21/331;H01L21/8249 |
代理公司: | 上海新天专利代理有限公司 31213 | 代理人: | 王敏杰 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明互补金属氧化物半导体工艺中寄生垂直型PNP管的方法解决了现有技术中互补金属氧化物半导体工艺器件通常包含CMOS、异质结NPN管和寄生的PNP管导致的基区宽度较宽,电流放大系数和频率特征较低的问题,由此方法制作的垂直型寄生PNP管较横向型寄生PNP管其基区宽度窄,因而有较高的电流放大系数和频率特性。 | ||
搜索关键词: | 互补 金属 氧化物 半导体 工艺 寄生 垂直 pnp 方法 | ||
【主权项】:
一种互补金属氧化物半导体工艺中寄生垂直型PNP管的方法,在一P型硅衬底上形成N型外延层、N型埋层、深沟槽隔离区以及异质结双极晶体管的集电极沟道,其特征在于,包括以下步骤: 步骤a:在N型埋层的上方进行P型注入,以形成寄生垂直型PNP管的P阱; 步骤b:对寄生垂直型PNP的基区进行NLDD注入,以形成寄生垂直型PNP的基区;步骤c:在P型硅衬底上淀积介电层,刻蚀打开部分覆盖在基区上的介电层,以形成基区窗口,之后,在介电层上生长基区外延层,使介电外延层置于基区窗口的部分与基区相接触; 步骤d:刻蚀去除部分介电层和基区外延层,仅保留覆盖在基区上且设有基区窗口的部分介电层以及基区外延层; 步骤e:对寄生垂直型PNP的集电极区域进行P+注入,以形成寄生垂直型PNP的集电极区域; 步骤f:进行后续的金属硅化物、接触孔、金属连线工艺。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110265313.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种飞轮助力低速发电装置
- 下一篇:一种可旋转显示器
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造