[发明专利]半导体装置的制造方法有效
申请号: | 201110040222.2 | 申请日: | 2007-06-12 |
公开(公告)号: | CN102263058A | 公开(公告)日: | 2011-11-30 |
发明(设计)人: | 石桥健夫;米仓和贤;田所昌洋;吉川和范;小野良治 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/311;H01L21/3105;H01L21/033 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 周海燕 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种半导体装置的制造方法,其目的在于,降低被加工膜的加工性状的恶化及图案的皲裂,忠实于设计,且也可以适用于双嵌入式工序等。包括:通过在被加工膜(2)上进行膜的涂敷、加热硬化,形成至少由一个以上的膜构成的加工用掩模层(下层有机膜3及中间层5),并对加工用掩模层中的至少一个膜进行硬化处理的加工用掩模层形成工序;在加工用掩模层上涂敷曝光用抗蚀膜,进行曝光显影,由此形成抗蚀图(6),以该抗蚀图(6)为掩模蚀刻加工用掩模层的加工用掩模层蚀刻工序;以加工用掩模层蚀刻工序中形成的加工用掩模层的图案为掩模蚀刻被加工膜(2)的被加工膜蚀刻工序。 | ||
搜索关键词: | 半导体 装置 制造 方法 | ||
【主权项】:
一种半导体装置的制造方法,在半导体基板上形成双嵌入式结构,其特征在于,包括:在形成于下层布线上的层间绝缘膜上开设通孔的开口工序;在所述层间绝缘膜上涂敷下层有机膜,并在所述通孔内埋入所述下层有机膜的下层有机膜形成工序;在所述下层有机膜上形成含有硅氧化物的中间层的中间层形成工序;在所述中间层上形成槽的抗蚀图,以该所述抗蚀图为掩模蚀刻所述中间层的中间层蚀刻工序;以所述中间层蚀刻工序中形成的所述中间层的图案为掩模蚀刻所述下层有机膜的下层有机膜蚀刻工序;以所述下层有机膜蚀刻工序中形成的所述下层有机膜的图案为掩模蚀刻所述层间绝缘膜,形成不会到达所述通孔底部的深度的所述槽的槽形成工序;除去存在于所述下层布线上的所述通孔中的膜,将布线材料埋入所述通孔及所述槽内的布线形成工序;对所述下层有机膜及所述中间层中至少之一实施硬化处理,所述硬化处理在所述中间层蚀刻工序之前实施。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110040222.2/,转载请声明来源钻瓜专利网。
- 上一篇:太阳光利用面板
- 下一篇:在高温环境下具有高光输出的荧光灯管组及大功率荧光灯
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造