[发明专利]半导体结构及其形成方法无效
| 申请号： | 201010529707.3 | 申请日： | 2010-10-28 |
| 公开（公告）号： | CN102456739A | 公开（公告）日： | 2012-05-16 |
| 发明（设计）人： | 朱慧珑;骆志炯;尹海洲;梁擎擎 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336;H01L21/762 |
| 代理公司： | 北京市立方律师事务所 11330 | 代理人： | 马佑平 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出在MOSFET器件中，形成高于或者持平于源/漏应力层的浅沟槽隔离STI，以及在STI上增加虚拟栅和侧墙的器件结构及其形成方法，该结构可以有效地阻止STI的高度被后续的过度清洗及刻蚀等工艺削减，从而降低或者避免沟道应力损耗，有利于增强器件性能。并且，增加的虚拟栅侧墙部分位于半导体衬底的有源区上，可以在刻蚀形成源/漏区凹槽时在STI一侧保留部分衬底，进而可以以此为种晶层外延生长形成源/漏区，从而改善源/漏区质量。 | ||
| 搜索关键词： | 半导体 结构 及其 形成 方法 | ||
【主权项】：
一种半导体结构，包括：半导体衬底；位于所述半导体衬底上的栅堆叠；位于所述栅堆叠两侧且嵌入所述半导体衬底中的源/漏应力层；嵌入所述半导体衬底中的浅沟槽隔离，所述浅沟槽隔离的顶部高于或持平于所述源/漏应力层的顶部，所述浅沟槽隔离将所述半导体衬底隔离为不同的有源区；所述浅沟槽隔离的顶部形成有虚拟栅，所述虚拟栅的侧壁形成有第一侧墙，所述第一侧墙部分位于所述有源区上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010529707.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种环氧聚酯粉末涂料
- 下一篇：大型超深沉井的施工方法
- 同类专利
- 专利分类
