[发明专利]具有SOI衬底的半导体装置及其制造方法有效
| 申请号： | 201010503591.6 | 申请日： | 2010-09-30 |
| 公开（公告）号： | CN102034876A | 公开（公告）日： | 2011-04-27 |
| 发明（设计）人： | 芦田洋一;户仓规仁;高桥茂树;中山喜明;白木聪;千田厚慈 | 申请（专利权）人： | 株式会社电装 |
| 主分类号： | H01L29/861 | 分类号： | H01L29/861;H01L29/06;H01L21/329 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 王琼 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体装置，包括：SOI衬底(1)；具有布置在SOI衬底(1)的活性层(3)中的第一和第二杂质层(5，6，71，77，81，88)的半导体元件(5，6，71，77，81，88)，其中第二杂质层(6，71，81)围绕第一杂质层(5，77，88)；和布置在活性层(3)中邻近SOI衬底(1)的嵌入绝缘薄膜(4)的部分中的多个第一和第二导电型区域(10，11)。第一和第二导电型区域(10，11)交替地布置。第一和第二导电型区域(10，11)具有对应于半导体元件(5，6，71，77，81，88)的布局。 | ||
| 搜索关键词： | 具有 soi 衬底 半导体 装置 及其 制造 方法 | ||
【主权项】：
一种半导体装置，包括：SOI衬底(1)，具有支撑衬底(2)、嵌入绝缘薄膜(4)和活性层(3)，且它们按照该顺序堆叠，其中活性层(3)是由具有第一导电型的硅制成的；具有布置在活性层(3)的表面部分中的第一杂质层(5，77，88)和第二杂质层(6，71，81)的半导体元件(5，6，71，77，81，88)，其中第二杂质层(6，71，81)围绕第一杂质层(5，77，88)，这样第一杂质层(5，77，88)和第二杂质层(6，71，81)就具有第一布局；布置在活性层(3)中并且由元件分离结构(20)围绕的元件分离区域(ELEMENT SEPARATION REGION)；和布置在元件分离区域(ELEMENT SEPARATION REGION)中的多个第一导电型区域(11)和多个第二导电型区域(10)，其中第一导电型区域(11)和第二导电型区域(10)布置在活性层(3)中邻近嵌入绝缘薄膜(4)的部分中，并且交替地布置在第一杂质层(5，77，88)和第二杂质层(6，71，81)之间，其中第一导电型区域(11)和第二导电型区域(10)具有对应于半导体元件(5，6，71，77，81，88)的第二布局，以及其中第一导电型区域(11)具有高于活性层(3)的杂质浓度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社电装，未经株式会社电装许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010503591.6/，转载请声明来源钻瓜专利网。
- 上一篇：半导体光接收元件
- 下一篇：具有减小的栅电容的高压晶体管结构
- 同类专利
- 专利分类
