[发明专利]低衬底电阻的晶圆级芯片尺寸封装及其制造方法

摘要

本发明公开了一种低衬底电阻的晶圆级芯片尺寸封装，包括一个半导体晶片及一个导电加固件，半导体晶片包括一个半导体晶片上表面及一个半导体晶片下表面，半导体晶片上表面设有多个集成电路芯片、多个凸点下金属化层及每个凸点下金属化层之上的用于芯片连接的多个焊接球；导电加固件包括一个导电加固件上表面，导电加固件上表面设有第一金属层；在工艺制造过程中将导电加固件的第一金属层与半导体晶片下表面粘合在一起。本发明一种低衬底电阻的晶圆级芯片尺寸封装及制造方法提高了芯片的衬底导电能力，降低衬底以及横向导通电阻，另一方面在减小封装尺寸的同时提高芯片的可靠性，使晶圆和芯片在工艺操作中不容易被损坏。

主权项

一种低衬底电阻的晶圆级芯片尺寸封装，其特征在于，包括：一个半导体晶片，所述的半导体晶片还包括一个半导体晶片上表面及一个半导体晶片下表面，所述的半导体晶片上表面设有多个集成电路芯片、多个凸点下金属化层及每个凸点下金属化层之上的用于芯片连接的多个焊接球；一个导电加固件，所述的导电加固件还包括一个导电加固件上表面，所述导电加固件上表面设有第一金属层；所述的导电加固件的第一金属层与半导体晶片下表面粘合在一起。